[发明专利]一种芯片的ESD测试方法

说明书

【技术领域】

本发明涉及芯片测试领域，特别是关于一种芯片的ESD性能测试方法。

【背景技术】

ESD(Electro-Static discharge)是指“静电释放”。静电是一种客观的自然现象，不均匀分布在芯片本身、人体上和机器上以及芯片能够存在的环境及周围的事物上。这些静止的电荷，随时都可能通过某种方式释放出来。静电释放的特点是高电压、低电量、小电流和作用时间短。测试集成电路(IC，也可称之为芯片)对静电释放的防护能力是非常重要的。

芯片的ESD测试有以下几种情况：信号管脚与信号管脚之间、信号管脚与电源管脚之间、信号管脚与接地管脚之间、电源管脚与电源管脚之间、电源管脚与接地管脚之间和接地管脚与接地管脚之间。其中，测量时间最长的部分就是信号管脚与信号管脚之间的ESD测试。

对于芯片的信号管脚与信号管脚之间的ESD测试，传统的方法有两种。

第一种是遍历法，即对芯片的每两个信号管脚之间都进行一次ESD测试，如果芯片有n个信号管脚，则共需要测试n*(n-1)次，这种方法最全面，但是也最费时间。图1示出了芯片100中的信号管脚1和信号管脚3之间的ESD测试的示例，在进行ESD测试时，需要在信号管脚1和信号管脚3之间施加瞬时高压以模拟静电释放，其他所有管脚都悬空，所述芯片100具有8个信号管脚，即信号1-信号8，三组电源管脚和接地管脚，即电源1、地1、电源2、地2、电源3和地3。在对芯片100进行遍历ESD测试时，每两个信号管脚之间都进行一次ESD测试，也就是说，不仅要在信号管脚1和信号管脚3之间进行ESD测试，还需要在信号管脚1和信号管脚2、信号管脚1和信号管脚4、信号管脚2和信号管脚5等其他两个信号管脚之间进行ESD测试。

第二种是并联法，即将高电压的正极施加在一信号管脚上，将其他所有的信号管脚并联起来，之后将高电压的负极施加在并联在一起的信号管脚上，所有的电源管脚和接地管脚悬空，这种方法测量次数比较少，如果芯片有n个信号管脚，只需要n次ESD测试。图2示出了芯片200中的信号管脚1和信号管脚2-8之间的ESD测试的示例，在进行ESD测试时，将信号管脚2-8并联在一起，在信号管脚1和信号管脚2-8之间施加瞬时高压以模拟静电释放，其他所有电源管脚和接地管脚都悬空，所述芯片200具有8个信号管脚，即信号1-信号8，三组电源管脚和接地管脚，即电源1、地1、电源2、地2、电源3和地3。在对芯片200进行并联ESD测试时，不仅要对信号管脚1进行并联ESD测试，还需要对信号管脚2-8进行并联ESD测试。

但是，并联ESD测试法只能覆盖部分情况，尤其是忽略了最需要关心的测试路径。两个信号管脚之间的静电泄放能力和该通路上的电阻有关，电阻越小，允许通过的电流就越大，静电泄放能力就越强，反之相反。在图2示出的并联ESD测试的示例中，由于将信号管脚2-8并联在一起，因此信号管脚1和信号管脚2-8之间的静电泻放能力必定大于信号管脚1和任一其他信号管脚2-8之间的静电泻放能力。假设信号管脚1和信号管脚5之间的通路上的电阻最大，那么两者之间的静电泻放能力就最差，这样即使图2中的并联ESD测试通过，在实际应用中，也同样很可能由于信号管脚1和信号管脚5之间的静电释放而导致芯片被破坏，也就是说，信号管脚1和其他单个信号管脚之间的静电泻放能力还是未被测试到。

因此，亟待提出一种改进的ESD测试方法，不但能够节省测试时间，还能尽可能的覆盖全面。

【发明内容】

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

本发明的目的在于提供一种芯片的ESD测试方法，其不但可以提高信号管脚之间的ESD测试速度，还可以有效提高信号管脚之间的ESD测试准确性。

为解决上述问题，根据本发明的一个方面，本发明提出一种芯片的ESD测试方法，所述芯片包括至少两个域，每个域包括有电源管脚、接地管脚和信号管脚，所述方法包括：对于每个域内的每个信号管脚，选择该信号管脚作为第一待测信号管脚；在每个其他域内选择且仅选择一个信号管脚作为第二待测信号管脚，其中第二待测信号管脚与第一待测信号管脚之间的静电释放能力较第二待测信号管脚所在的域内的其他信号管脚与第一待测信号管脚之间的静电释放能力差；在第一待测信号管脚和第二待测信号管脚之间进行ESD测试。