[发明专利]支持多个绘图处理器的互动的方法与系统

说明书

技术领域

本发明涉及关于一种绘图处理器(Graphics Processing Unit，以下简称为GPU)，且特别有关于一种支持多个GPU的互动的方法与系统。

背景技术

就计算机制作图形的发展而言，处理能力的需求愈见显著。传统上在利用单一中央处理器(Central Processing Unit，以下简称为CPU)处理绘图指令时，许多图形软件可利用额外的硬件来得到更好的效果。特别的是，由于处理能力的需求增加，可使用多重CPU和(或)一GPU。在计算机中使用GPU有助于在处理图形指令时更有效率。在使用GPU可增加图形需求的同时，许多动态图形场景更适合利用多个GPU来绘制。在计算机环境中使用一个以上的GPU时，可能需要对GPU进行同步化。

以软件为基础的多重CPU同步机制已发展超过15年了。由于近年来发展之GPU的本质，GPU具有串流类型架构(Stream Type Architecture)，现有的多重CPU同步支持缺少软件与硬件中所需的许多特性。

协议控制数据快捷(Protocol Control Information-Express，以下简称为PCI-Express)系统接口提供一通用讯息传输阶层(Generic Message TransportLevel)以供在计算机中多重CPU和/或GPU间进行通讯，亦提供在主存储器与区域内存之数据区块间的连贯性支持(Coherency Support)。PCI-Express锁定交易支持讯息(PCI-Express Locked Transaction Support Message)与厂商定义讯息可作为实现不同同步类型的低阶基元(Low Level Primitives)，该机制不包括必要的GPU同步支持，而且厂商被迫定义讯息以支持多重CPU与多重GPU配置的系统。

此外，屏障类型同步(Barrier Type Synchronization)已广泛应用于多重执行绪与多重处理器系统，但目前在单一上下文(Context)GPU所实施的屏障同步可能会引起严重的延滞(Stall)与潜在的死锁(Deadlocks)状况，其可能导致计算机中GPU的使用相当没效率。

因此，本发明提供了一种支持多个绘图处理器的互动的方法与系统。

发明内容

基于上述目的，本发明实施例揭露了一种支持多个绘图处理器的互动的系统，包括上下文状态缓存器、上下文切换配置缓存器、上下文状态管理逻辑单元与内存存取单元。该上下文状态缓存器发送有关至少一上下文之状态的数据。该上下文切换配置缓存器发送有关至少一上下文之至少一事件的多个指令。该上下文状态管理逻辑单元接收有关至少一上下文之该状态资料以及自该上下文切换配置缓存器接收该等指令，并且根据该等指令执行一动作。该内存存取单元用以发送监控事件至该上下文状态管理逻辑单元以及自该上下文状态管理逻辑单元接收控制数据。

本发明实施例更揭露了一种支持多个绘图处理器的互动的方法。该方法包括侦测与一上下文有关之事件；判断该事件包括等待代符、自旋等待与时间片段之至少其中之一；根据判断结果执行下列步骤：停止执行目前上下文，将目前上下文之状态设定为待处理储存状态，以及利用动件定义缓存器切换至新的上下文。

附图说明

图1显示本发明实施例之多重执行绪/多重GPU环境中之基本同步基元的示意图。

图2显示本发明实施例之实施于GPU管线(Pipeline)中之一内部屏障同步之非限定范例的示意图。

图3A显示本发明实施例之GPU内部屏障同步的示意图。

图3B显示本发明实施例之GPU屏障命令格式的示意图。

图4显示本发明实施例之GPU屏障命令变化的示意图。

图5显示本发明实施例之使用屏障命令来进行二个GPU间之同步的示意图。

图6显示本发明实施例之建构在PCI-Express接口上之多重GPU系统的示意图。

图7显示图6之多重GPU系统之连结类型(Join Type)同步的示意图。

图8显示图6之多重GPU系统之分支类型(Fork Type)同步的示意图。

图9显示图6之多重GPU系统之连结-分支类型(Join-Fork Type)同步的示意图。

图10显示本发明实施例之多重GPU上下文与局部GPU排程器(Scheduler)的示意图。

图11显示本发明实施例之系统中内上下文(Inter-Context)与内GPU同步之指导方针(Guidelines)的示意图。