[发明专利]电路、控制方法及对于休眠模式和运行模式的电路应用

权利要求书

1.电路(10)

具有一数字CMOS电路(20)，所述数字CMOS电路(20)具有NMOS场效应晶体管(M_N21，M_N22，M_N23，M_N24)以及具有PMOS场效应晶体管(M_P21，M_P22，M_P23，M_P24)，

具有一第一负载装置(40)，其中，所述数字CMOS电路(20)的NMOS场效应晶体管(M_N21，M_N22，M_N23，M_N24)的源极连接端子(S)通过所述第一负载装置(40)与一第一供电电压(V_SS)相连接，以及

具有一第二负载装置(30)，其中，所述数字CMOS电路(20)的PMOS场效应晶体管(M_P21，M_P22，M_P23，M_P24)的源极连接端子(S)通过所述第二负载装置(30)与一第二供电电压(V_DD)相连接，

其中，所述数字CMOS电路(20)的NMOS场效应晶体管(M_N21，M_N22，M_N23，M_N24)的基体连接端子(B)直接与所述第一供电电压(V_SS)相连接，

其中，所述数字CMOS电路(20)的PMOS场效应晶体管(M_P21，M_P22，M_P23，M_P24)的基体连接端子(B)直接与所述第二供电电压(V_DD)相连接。

2.根据权利要求1所述的电路，

其中，所述第一负载装置(40)被连接以及被设置用于仅仅借助一漏电流在所述第一负载装置(40)上产生一第一电压降，其中，所述漏电流流过所述数字CMOS电路(20)以及流过所述第一负载装置(40)。

3.根据以上权利要求中任一项所述的电路，

其中，所述第二负载装置(30)被连接以及被设置用于仅仅借助一漏电流在所述第二负载装置(30)上产生一第二电压降，其中，所述漏电流流过所述数字CMOS电路(20)以及流过所述第二负载装置(30)。

4.根据以上权利要求中任一项所述的电路，

其中，所述数字CMOS电路(20)被构造用于一运行模式以及一休眠模式。

5.根据以上权利要求中任一项所述的电路，

其中，所述第一负载装置(40)和所述第二负载装置(30)分别具有一可调节的电阻装置(M_P1，M_P2，M_N1，M_N2)，尤其是一可通断的电阻(M_P1，M_P2，M_N1，M_N2)。

6.根据权利要求5所述的电路，

其中，所述可调节的电阻装置(M_P1，M_P2，M_N1，M_N2)具有至少一个场效应晶体管(M_P1，M_P2，M_N1，M_N2)。

7.根据权利要求5或6所述的电路，

其中，所述可调节的电阻装置(M_P1，M_P2，M_N1，M_N2)至少在一休眠模式中具有一非线性的电阻值，所述非线性的电阻值尤其是通过一场效应晶体管(M_P1，M_N1)形成的，所述场效应晶体管(M_P1，M_N1)的栅极连接端子和漏极连接端子可以导电地彼此连接或者是导电地彼此连接的。