[发明专利]采用P型多晶硅电极来抑制栅电极注入的方法

说明书

技术领域

本发明属于半导体集成电路制造领域，尤其涉及一种采用P型多晶硅电极来抑制栅电极注入的方法。

背景技术

SONOS(硅氧氮氧硅)闪存器件，因为具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。常规的SONOS工艺一般采用N型多晶硅栅电极，但是N型多晶硅栅电极存在所谓的栅极注入效应，导致擦除电压在达到一定的值后就会出现饱和的现象。图1给出了栅极注入效应导致的擦除饱和的曲线。

发明内容

本发明要解决的技术问题是提供一种在SONOS闪存器件的制作工艺中采用P型多晶硅电极来抑制栅电极注入的方法。

为解决上述技术问题，本发明提供一种采用P型多晶硅电极来抑制栅电极注入的方法，包括如下步骤：

第一步，在硅衬底上制备ONO层，该ONO层由下至上依次为：隧穿氧化层、氮化硅陷阱层和高温热氧化层；

第二步，在ONO层上淀积一层多晶硅层，形成多晶硅电极；

第三步，P型多晶硅电极掺杂；

第四步，制作P型多晶硅栅电极。

第二步中，采用低压化学气相沉积方法在ONO层上淀积一层多晶硅层，该步骤的工艺温度为600-800℃，该多晶硅层的厚度为1000-2500埃。

第三步中，采用杂质离子为硼的注入工艺，对全片进行P型杂质注入，注入能量为5-20Kev，剂量为1e14到5e15。

第四步中，首先采用光刻定义栅电极的图形，然后采用干法刻蚀，制作出P型多晶硅栅电极的物理型貌。

和现有技术相比，本发明具有以下有益效果：本发明在SONOS闪存器件中采用了P型多晶硅电极结构，由于电极为P型，载流子为空穴，这样在擦除操作的时候，栅电极上的负电压不会迫使空穴隧穿到陷阱层，因此有效避免了栅电极注入的问题。

附图说明

图1是栅极注入效应导致的擦除饱和曲线图；

图2是本发明P型多晶硅电极的制作工艺流程图，图2A是本发明第一步完成后的器件结构示意图，图2B是本发明第二步完成后的器件结构示意图，图2C是本发明第三步完成后的器件结构示意图，图2D是本发明第四步完成后的器件结构示意图；

其中，1为硅衬底，2为ONO(氧化物-氮化物-氧化物)层，3为多晶硅层。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

如图2所示，本发明一种采用P型多晶硅电极来抑制栅电极注入的方法，其主要的工艺流程包括如下步骤：

第一步，ONO层制备。如图2A所示，在硅衬底1上淀积ONO层，这步工艺采用常规的ONO制备工艺。一般采用热氧化工艺在硅衬底1上淀积隧穿氧化层，在该隧穿氧化层上淀积氮化硅陷阱层，最后采用高温热氧化工艺在氮化硅陷阱层上淀积高温热氧化层，形成ONO层2。

第二步，多晶硅电极制备。如图2B所示，这步工艺采用LPCVD(低压化学气相沉积)方法，在先前制备的ONO层2之上，淀积一层多晶硅层3，该步骤的工艺温度为600-800℃，多晶硅层3的厚度为1000-2500埃。

第三步，P型多晶硅电极掺杂。如图2C所示，采用注入工艺，对全片进行P型杂质注入。该注入工艺采用的杂质离子为硼，注入能量为5-20Kev，剂量为1e14到5e15。

第四步，多晶硅栅电极制作。如图2D所示，首先是光刻定义栅电极的图形，然后采用干法刻蚀(采用常规的干法刻蚀工艺)，制作出P型多晶硅栅电极的物理型貌。

上述工艺结构参数(时间、温度、厚度等)可以根据相应的控制和产能进行优化调整。

本发明采用了一种P型多晶硅电极结构，由于电极为P型，载流子为空穴，这样在擦除操作的时候，栅电极上的负电压不会迫使空穴隧穿到陷阱层，因此有效避免了栅电极注入的问题。