[发明专利]具有双超浅隔离结构的硅晶体管及其制作方法

说明书

技术领域

本发明涉及一种晶体管的制作方法，特别是关于一种具有双超浅隔离结构的硅晶体管及其制作方法。

背景技术

一般金属氧化物半导体(MOS)器件由于低耗电以及高集成度的特性，使其已经被广泛地应用于集成电路(IC)设计以及制作上，然而MOS器件与双极结晶体管(BJT)器件比较，其耐压、操作速度、电流驱动力皆比BJT器件逊色。故而在一些讲求高速度、高耐压、大电流驱动以及模拟电路的IC应用场合，仍大都配合采用BJT器件，例如功率晶体管IC，电力电子开关IC器件等。

习知的制作在硅基板上的NPN的BJT器件结构剖视图与结构俯视图，分别如图1与图2所示。此硅基板10周围形成有P型阱区12、第一浅沟道(STI)结构14、第二浅沟道结构16，且第一、第二浅沟道结构14、16分别位于P型阱区12的外围与内围。在此硅基板10中分别形成有一个作为集电极的N型掺杂区18、一个作为基极的P型轻掺杂区22与一个作为基极连接导线的P型掺杂区20，此P型轻掺杂区22位于N型掺杂区18与P型掺杂区20之间，另外在P型轻掺杂区22的表面则设有一个重掺杂的P型多晶硅层24，以作为发射极之用。因为载流子的流动方式会影响整个器件的电性效能，所以在这种习知的BJT结构中，当载流子从P型掺杂区20流至基极中时，由于P型掺杂区20与P型轻掺杂区22的邻接面过大，导致基极电阻过大，而使整个器件的电流驱动力无法进一步提升。另外对N型掺杂区18与P型轻掺杂区22的界面而言，由于此处的电流较大，所以此处的崩溃电压较低，易产生崩溃效应。

因此，本发明针对上述的技术问题，提出一种具有双超浅隔离结构的硅晶体管及其制作方法，以有效克服现有技术中的问题。

发明内容

本发明的主要目的在于提供一种具有双超浅隔离结构的硅晶体管及其制作方法，其在基极两侧分别增设超浅沟道结构，不但可使基极与集电极之间的崩溃电压提高，还能使与基极连接的基极连接导线的内阻变小，以提高整个器件的电流驱动力。

为达上述目的，本发明提供一种具有双超浅隔离结构的硅晶体管，其包含一片硅基板，此基板周围形成有第一型阱区与第一、第二隔离结构，在硅基板中还设有一个作为集电极的第二型掺杂区、第一型掺杂区、第一、第二超浅沟道结构与一个作为基极的第一型轻掺杂区，其中第一、第二型掺杂区彼此邻接，第一、第二超浅沟道结构分别与第二、第一型掺杂区邻接，且第一型轻掺杂区位于第一、第二超浅沟道结构之间，并与第一、第二型掺杂区邻接，另外在此硅基板表面上还设有第二型发射极结构，此结构位于第一型掺杂区的表面。

本发明还提供一种具有双超浅隔离结构的硅晶体管的制作方法，首先提供一片硅基板，其周围形成有第一型阱区与第一、第二隔离结构，接着在硅基板中形成第一、第二超浅沟道结构，之后在硅基板中形成一个作为集电极的第二型掺杂区，以与第一超浅沟道结构邻接，并在介于第一、第二超浅沟道结构之间的硅基板中形成一个作为基极的第一型轻掺杂区，以与第二型掺杂区邻接。然后在硅基板中形成第一型掺杂区，以与第二型掺杂区、第一型轻掺杂区、第二超浅沟道结构邻接，最后在第一型轻掺杂区的表面形成第二型发射极结构。

为了使审查员对本发明的结构特征及其有益效果有更进一步的了解与认识，谨佐以较佳的实施例图并配合具体实施方式进行详细的说明，说明如后。

附图说明

图1为背景技术中的硅晶体管结构剖视图。

图2为背景技术中的硅晶体管结构俯视图。

图3为本发明的第一实施例的结构剖视图。

图4为本发明的第一实施例的结构俯视图。

图5(a)至图5(e)为本发明制作第一实施例的各步骤结构剖视图。

图6为本发明的第二实施例的结构剖视图。

图7为本发明的第二实施例的结构俯视图。

图8(a)至图8(h)为本发明制作第二实施例的各步骤结构剖视图。

图中标记说明：

10  硅基板               12  P型阱区

14  第一浅沟道结构       16  第二浅沟道结构

18  N型掺杂区            20  P型掺杂区

22  P型轻掺杂区          24  多晶硅层

26  硅基板               28  P型阱区

30  第一浅沟道结构       32  第二浅沟道结构

34  第一超浅沟道结构     36  第二超浅沟道结构