[发明专利]用于制造包含公共源极晶体管的半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及共源极双栅极场效应晶体管(DGFET)器件的制造工艺。

背景技术

为了制造集成密度越来越高的集成电路，如存储器、逻辑器件等，需要找到一种能进一步缩小晶体管，特别是场效应晶体管(FET)尺寸的途径。然而，FET尺寸的缩小也会带来一些问题，当沟道长度减小到一定程度后会出现的一系列二级物理效应，统称为短沟道效应。短沟道效应会影响晶体管的阈值电压、产生与迁移率相关的效应及载流子速度饱和效应以及导致器件的亚阈特性退化。

为降低二级物理效应的影响，实现短沟道器件，要在器件结构上加以改进。一方面设法降低沟道电场，尤其是漏端电场；另一方面要消除PN结之间、器件之间的相互作用。因此出现了轻掺杂漏MOS结构(LDD)和绝缘衬底上硅(SOI)结构等技术，并由标准的单栅极金属氧化物半导体场效应晶体管(MOSFET)进一步发展为双栅极MOSFET。现已公知的是，双栅或两个栅极的MOSFET器件具有优越于常规的单栅极MOSFET的多项优点。具体地，双栅极MOSFET器件具有较高的跨导、较低的寄生电容以及改进了的短沟道效应。例如，对30nm沟道的双栅极MOSFET器件进行的蒙特卡洛模拟显示出双栅极器件具有更高的跨导(2300mS/mm)和更快的开关速度。此外，改进的短沟道特性可以将晶体管的沟道长度降低到20nm，并且沟道区中不需要掺杂。这避免了单栅极MOSFET通常具有的与沟道掺杂有关的隧道击穿、掺杂剂量子化以及掺杂剂耗尽等问题。

传统的使用自对准技术制作共源极双栅极MOSFET的方法如图1A至1F所示。如图1A所示，提供一具有<110>或<111>晶向的硅衬底100，在硅衬底100上形成若干个浅沟槽隔离(STI)区101、102以及103，定义出有源区域。在该浅沟槽隔离区101、102以及103中填充绝缘材料。接着，如图1B所示，在硅衬底100上沉积并刻蚀形成双栅极A、A’结构。以双栅极A为例说明其结构组成。双栅极A包含位于硅衬底100上的第一介电层111，材料可以选择为氧化硅，厚度为50-120埃，采用炉管氧化法形成；位于第一介电层111上面的第一栅极112，材料可以选择为多晶硅，厚度为500-2500埃，采用炉管沉积法形成；位于第一栅极112上的第二介电层113，材料可以选择为氧化硅，厚度为100-250埃，采用炉管氧化法形成；位于第二介电层113上面的第二栅极114，材料可以选择为多晶硅，厚度为1000-3000埃，采用炉管沉积法形成。另一双栅极A’的结构和形成工艺与双栅极B类似，依次包括第一介电层121、第一栅极122、第二介电层123和第二栅极124。

然后，如图1C所示，在填充有绝缘物的浅沟槽隔离区101、103上面，即未来不形成公共源极的衬底区域上涂敷光刻胶层11、12，在双栅极A的上面涂敷光刻胶层11A，在填充有绝缘物的浅沟槽隔离区103上面涂敷光刻胶层12，在双栅极A’的上面涂敷光刻胶层12A。所涂敷的光刻胶层厚度均大约为8000-15000埃。然后利用刻蚀的方法去除浅沟槽隔离区102内的绝缘物，形成未来要形成公共源极的沟槽102’，深度大约为2000埃。接着，如图1D所示，进行离子注入，形成公共源极105。然后，如图1E所示，利用灰化的方法去除离子注入后的光刻胶层11、11A、12以及12A。如图1F所示，进行离子注入，形成漏极104、107。

离子注入后，所涂敷的光刻胶层外面一层会变硬，形成坚硬的外壳。而离子注入后的灰化过程是在高温下进行的，使得光刻胶层就会出现膨胀现象。膨胀会导致晶片表面和灰化设备的内表面受到污染。尤其是漏极上带有坚硬外壳并膨胀的光刻胶对栅极施加很大的压力，从而造成栅极倒塌。如图2A所示，光刻胶层201在灰化过程中产生了与晶片表面方向平行的压力。若此压力过大，会挤压到与其相邻的双栅极结构200，从而出现栅极坍塌的现象。图2B中SEM照片示出了目检情况下的栅极202和203坍塌的情况。这种栅极坍塌使得器件遭到破坏，导致生产的良品率降低，成本增加，这种情况是极其不希望出现的。

以往试图解决栅极坍塌的方法有以下几种。第一种方法为优化工艺条件，如灰化工艺源气体的频率、源气体的类型以及灰化装置等等，对于解决栅极坍塌几乎没有任何效果。第二种方法为降低灰化温度，但是结果表明栅极的坍塌依然很严重。

因此，需要一种能够有效解决共源极双栅极MOSFET的栅极坍塌的方法，以提高生产工艺的良品率。

发明内容