[发明专利]一种像素阵列

说明书

技术领域

本发明属于显示技术技术领域，尤其涉及一种像素阵列。

背景技术

以目前的显示技术而言，具有空间利用效率佳、低消耗功率、无辐射等优越特性的液晶显示面板已逐渐成为市场主流。为了提高液晶显示面板的视角范围，一种像素阵列被提出。

图1示出了一种现有技术提供的像素阵列的等效电路。请参照图1，像素阵列100包括多条扫描线GLi、GLi+1、...、多条数据线DLi、DLi+1、...以及多个像素结构PIX1、PIX2、PIX3、PIX4、...，其中像素结构PIX1、PIX2、PIX3、PIX4、...分别包括第一像素单元PM以及第二像素单元PS。每一第一像素单元PM包括一薄膜晶体管T以及一液晶电容CLC1’，而每一第二像素单元PS包括另一液晶电容CLC2’以及一耦合电容CC’。

详细而言，透过每一薄膜晶体管T的闸极端以及第一源/汲极端，像素结构PIX1耦接至扫描线GLi以及数据线DLi，像素结构PIX2则耦接至扫描线GLi以及数据线DLi+1，而像素结构PIX3耦接至扫描线GLi+1以及数据线DLi，且像素结构PIX4耦接至扫描线GLi+1以及数据线DLi+1。以像素结构PIX1为例，其第一像素单元PM中的液晶电容CLC1’耦接于薄膜晶体管T的第二源/汲极端以及一共享电压Vcom之间，其第二像素单元PS中的液晶电容CLC2’耦接于耦合电容CC’以及共享电压Vcom之间。实际应用时，通常会在薄膜晶体管T的第二源/汲极端以及共享电压Vcom之间设置一储存电容Cst以维持液晶电容CLC1’的电位。

由图1所示的等效电路图可知，电压V1以及电压V2两者的关系如下式：

V2=V1CC′CLC2′+CC′]]>

其中，第一像素单元PM以及第二像素单元PS两者进行显示时的电位差由上式中的V1以及V2两电压的差值表示。透过第一、第二像素单元PM、PS显示时分别具有不同的电压值，分别位于第一、第二像素单元PM、PS中的液晶分子会具有不同的倾斜角度，因而提高液晶显示面板的视角范围。

然而，由于耦合电容CC’采取浮接的方式设置于第二像素单元PS中，这样的设计会使电荷残留于耦合电容CC’中，而使显示画面发生残影的现象，进而降低显示质量。

发明内容

本发明实施例的目的在于提供一种像素阵列，旨在解决现有技术提供的像素阵列中，其等效电路中的耦合电容CC’采取浮接的方式设置于第二像素单元PS中，使得电荷残留于耦合电容CC’中，而使显示画面发生残影的现象，进而降低显示质量的问题。

一种像素阵列，所述像素阵列包括多条扫描线、多条数据线以及与所述多条扫描线和多条数据线耦接的多个像素结构，其中第i(i≥2)列的每一像素结构包括：

第一像素单元，所述第一像素单元包括第一开关组件，所述第一开关组件的控制端耦接第i条扫描线，所述第一开关组件的第一端耦接一条数据线；以及

第二像素单元，所述第二像素单元包括：一第二开关组件和一耦合电容，所述第二开关组件的控制端耦接第(i-1)条扫描线，所述第二开关组件的第一端耦接所述第一开关组件的第二端；所述耦合电容耦接于所述第一开关组件的第二端以及第二开关组件的第二端之间。

在本发明提供的像素阵列中，透过每一像素结构中的开关组件以及耦合电容之间的特殊布局，耦合电容中的电荷可被清除，进而使长久以来传统像素阵列中电荷累积的问题及其衍生的显示异常情形获得解决。

附图说明

图1是现有技术提供的一种像素阵列的等效电路图；

图2A是本发明第一实施例提供的像素阵列的等效电路图；

图2B是图2A的波形图；