[发明专利]像素阵列

说明书

【技术领域】

本发明涉及一种像素阵列，且特别涉及一种改善馈通效应(feed through effect)的像素阵列。

【背景技术】

随着光电与半导体技术的演进，其带动了显示面板的蓬勃发展。在诸多显示面板中，液晶显示面板(Liquid Crystal Display panel，LCD panel)近来已被广泛地使用，并取代阴极射线管显示面板(Cathode Ray Tube，CRT)成为下一代显示面板的主流之一。

图1A绘示一种现有液晶显示面板的像素阵列的等效电路图。请参照图1A，像素阵列100包括多条彼此平行的扫描线GL_i-1、GL_i、GL_i+1、...、多条彼此平行的数据线DL以及与扫描线GL_i-1、GL_i、GL_i+1、...和数据线DL耦接的多个像素结构110，其中每一像素结构110包括薄膜晶体管110T以及像素单元110P。其中每一像素单元110P包含与像素电极相连的电容，有接至下基板的扫描线或共用电极线的存储电容Cst’，接至上基板的共用电极的液晶电容C_LC’。

承上述，扫措线GL_i-1、GL_i、GL_i+1、...以及数据线DL彼此相交，并定义出阵列排列的像素结构110，其中每一薄膜晶体管110T的栅极以及源极分别耦接至对应的扫描线以及对应的数据线，漏极耦接至对应的像素电极。更详细地说，第i列像素结构110中的薄膜晶体管110T的栅极耦接至第i条扫描线GL_i，如此类推其余列之像素结构110与对应的扫描线的耦接关系。

图1B是根据图1A中耦接至第i条扫描线的其中一个像素结构所绘示的驱动波形图。请参照图1B，在ta期间，第i条扫描线GL_i致能，此时扫描电压SG_i’的电压电平为高电平，且数据线DL所传送的数据电压V_data’可通过薄膜晶体管110T而传送至对应的像素单元110P内的像素电极中，并进行充电的动作。由图1B可知，对应的像素电极的像素电压波形如V_pixel’所绘示，其中像素电压波形V_pixel’的电压电平即为图1A中节点N1的电压电平。

随后，ta期间结束的瞬间，扫描线GL_i停止致能，此时因像素结构110中的栅极-漏极寄生电容C_gd的存在，使得像素电压V_pixel’受到扫描电压SG_i的下降沿的影响而随之下降馈通电压(feed through voltage)ΔV_FT’。一般称此现象称为馈通效应(feed through effect)，其会使像素电压V_pixel’发生偏离数据电压V_data’的情形。

然而，馈通效应会导致液晶显示面板产生闪烁(flicker)等不良画面。此外，当液晶显示面板的尺寸越大时，不同像素单元的馈通效应不尽相同，而使显示画面不均匀的情形变得严重，如此画面闪烁的现象便更难以解决。

【发明内容】

本发明所要解决的技术问题是提供一种像素阵列，其可降低馈通现象，进而使显示画面的闪烁现象获得大幅度的改善。

本发明提出一种像素阵列，其包括多条扫描线、多条数据线以及与扫描线和数据线耦接且阵列排列的多个像素结构。每一像素结构包括开关元件、像素单元、补偿电容以及二极管。在第i列像素结构中的每一像素结构中，开关元件的控制端以及第一端分别耦接第i条扫描线以及其中一条数据线，像素单元耦接开关元件的第二端，而补偿电容耦接像素单元，且二极管的阳极端以及阴极端分别耦接第(i+1)条扫描线以及补偿电容。

在本发明的一实施例中，每一像素单元包括液晶电容。液晶电容的一端耦接开关元件的第二端以及补偿电容，而其另一端耦接共用电压。在一实施例中，第i列像素结构中的每一像素单元还包括储存电容，其中储存电容的一端耦接开关元件的第二端以及补偿电容，而其另一端耦接第(i+1)条扫描线。

在本发明的一实施例中，每一二极管为薄膜晶体管，其中薄膜晶体管的源极和漏极两者中之一者与薄膜晶体管的栅极耦接。

在本发明的一实施例中，当第(i+1)条扫描线致能时，与第(i+1)条扫描线耦接的二极管导通，并对补偿电容进行充电。