[发明专利]非易失性现场可编程门阵列

说明书

背景技术

半导体集成电路(IC)工业已经经历了快速发展。IC材料和设计的技术进步已经产生了几代的集成电路(IC)，其中每一代相比前一代都具有更小和更复杂的电路。在集成电路演变的过程中，在几何尺寸(即使用制造工艺能够生产的最小元件或者线)减少的同时，功能密度(即每个芯片区域中的互连器件数量)通常增加。通过增加生产效率以及降低相应成本，按比例缩小的工艺通常提供益处。但是，这样的按比例缩小也增加了处理和制造集成电路的复杂性，并且为了实现这些进步，在集成电路处理和制造中也需要类似的发展。

一种特殊IC器件是已知的现场可编程门阵列(FPGA)。FPGA为能够被配置和制造用于以给定方式执行的门器件，通常制造传统的FPGA具有用于数据存储的静态随机存取存储器(SRAM)。在运行的同时，SRAM不需要刷新来维持数据。但是，如果SRAM掉电，或者其他方式的失去电源，SRAM为易失性存储器，并且将失去SRAM中保存的数据。通常从外部闪存装置载入SRAM代码。因此，如果希望改变FPGA的编程的逻辑函数，则必须通过修改SRAM代码来改变逻辑功能。这样，一旦该设备掉电，则数据将失去。此外，SRAM较大，并占据宝贵的器件空间。并且，由于该器件需要主IC加上闪存器件，因此器件的成本较高。

因此，需要一种集成电路器件以及使用该器件的方法来解决上述问题。

发明内容

本发明的实施例涉及一种非易失性存储器，包括连接到位线和字线上的第一互补金属氧化物半导体(CMOS)器件以及连接到第一CMOS器件上的第二CMOS器件。第二CMOS器件还连接到互补位线与互补字线上。第一CMOS器件和第二CMOS器件互相互补。输出节点连接在所述第一CMOS器件和所述第二CMOS器件之间。

在一个实施例中，一种用于编程非易失性现场可编程门阵列(NV-FPGA)的方法包括：将信息处理系统连接到FPGA上，对FPGA中的多个存储单元执行块擦除，校验所述块擦除成功，对所述FPGA的上页(upper page)进行编程，校验所述上页编程成功，对所述FPGA的下页(lower page)进行编程，以及校验所述下页编程成功。

本发明的上述和其他特征从下面结合附图对实施例的详细描述中将得到更好的理解。

附图说明

本发明的公开当结合附图阅读下文的详细描述时将得到最好的理解。需要强调的是，依照工业标准实践，各种结构没有按照比例绘制，并且仅用于阐述的目的。实际上，为清楚讨论的目的，各种结构的尺寸可以任意增加或减小。

下面为本发明示例附图的简要说明，它们仅为示例实施例，并且本发明公开的范围不应当限制于这些实施例。

图1显示了本发明实施例的集成电路器件的实施例的示意图；

图2显示了本发明实施例的集成电路器件的编程方法；

图3显示了本发明实施例的集成电路器件的编程方法；

图4显示了本发明实施例的集成电路器件的编程方法。

具体实施方式

本发明涉及集成电路(IC)器件，尤其涉及非易失性现场可编程门阵列(NV-FPGA)集成电路及其编程方法。本发明实施例的说明将结合附图进行理解，附图被考虑为整个说明书的一部分。在描述中，例如“低”、“高”、“水平”、“垂直”、“上方”、“下方”、“向上”、“向下”、“顶部”和“底部”及其派生词(例如“水平地”、“向下地”、“向上地”等)等等相对性词语应当被构造用来表示在讨论中对应的附图中描述或显示的方位。这些相对性词语仅为了方便描述，并不需要以特定的方向构造或操作设备。

应当理解，下文中提供了多种不同的实施例或例子，用来实现发明公开的各种结构。下面将描述部件和设置的特定示例。以简化发明公开。当然，这些仅仅是例子，而不能解释为对本发明的限制。例如，下文中描述的第一结构形成在第二结构上方或者上面可以包括第一结构与第二结构直接接触形成的实施例，并且也可以包括另外的结构嵌入到第一结构和第二结构之间形成的实施例，这样第一结构与第二结构可以不是直接接触。此外，在不同例子中本发明公开可以重复参考数字和/或字母。这些重复是为了简化和清楚的目的，本身并不在于表示讨论的各种实施例和/或配置之间的关系。

本发明的实施例涉及IC设计和编程，包括具有互补金属氧化物半导体(CMOS)型存储单元的非易失性现场可编程门阵列以驱动下一级逻辑门。非易失性应当理解为表示存储在非易失性存储装置/单元中的数据可以保留，即使当器件没有被供电。非易失性存储器件可以利用磁性、光学和/或其他类型的存储介质实现。