[发明专利]非易失性现场可编程门阵列

权利要求书

1.一种非易失性存储器，包括：

连接到位线和字线上的第一互补金属氧化物半导体(CMOS)器件；

连接到所述第一CMOS器件、互补位线与互补字线上的第二CMOS器件，其中所述第一CMOS器件和所述第二CMOS器件互相互补；以及

连接在所述第一CMOS器件和所述第二CMOS器件之间的输出节点。

2.如权利要求1所述的存储器，还包括：

连接到所述输出节点的复位开关，其位于所述输出节点与电源地之间。

3.如权利要求1所述的存储器，其中所述输出节点记录0或1的数字数据值，并且其中所述0值为基本上0伏，以及所述1值为基本上1.45伏。

4.如权利要求1所述的存储器，还包括：

连接到所述输出节点的一个或多个路由传输门，其中所述一个或多个路由传输门利用大约0.9伏的路由控制信号工作。

5.如权利要求1所述的存储器，其中由于所述存储器的上拉配置，提供数字数值1到所述输出节点，并且由于所述存储器的下拉配置，提供数字数值0到所述输出节点，其中所述数字数值1通过编程所述第二CMOS器件获得，并且所述数字数值0通过编程所述第一CMOS器件获得。

6.一种编程非易失性现场可编程门阵列NV-FPGA的方法，所述方法包括：

对所述NV-FPGA中的多个存储单元执行块擦除；

校验所述块擦除成功；

对所述多个存储单元的至少一个的上页进行编程；

校验所述上页编程成功；

对所述多个存储单元的至少一个的下页进行编程；以及

校验所述下页编程成功。

7.如权利要求6所述的方法，其中对所述多个存储单元的至少一个的上页进行编程使用Fowler-Nordheim编程执行；

其中对所述多个存储单元的至少一个的下页进行编程使用Fowler-Nordheim编程执行。

8.如权利要求6所述的方法，其中执行所述多个存储单元的块擦除包括：

将一个或多个p阱和/或深n阱区域连接到正电压电源上；

将所述存储单元的一个或多个字线接地；以及

漂浮所述存储单元的一个或多个位线。

9.如权利要求6所述的方法，其中以Fowler-Nordeim方式执行所述多个存储单元的块擦除包括：

将一个或多个字线连接到负电压电源上；以及

将一个或多个位线、p阱区域和/或深n阱区域接地。

10.如权利要求6所述的方法，还包括：

在所述NV-FPGA上执行泄漏检查，以检查所述NV-FPGA内部的泄漏电流。

11.一种包括现场可编程门阵列的集成电路器件，所述现场可编程门阵列包括：

按行和列排列的多个逻辑单元，每个逻辑单元提供用于执行一个或多个逻辑功能；

连接到所述多个逻辑单元的至少一个上的存储单元，所述存储单元具有第一金属氧化物半导体器件和第二金属氧化物半导体器件；以及

连接到所述存储单元的输出节点。

12.如权利要求11所述的集成电路器件，还包括：

连接到所述第一金属氧化物半导体器件的位线和字线；以及

连接到所述第二金属氧化物半导体器件的互补位线与互补字线。

13.如权利要求11所述的集成电路器件，还包括：

连接到所述输出节点的复位开关，位于所述输出节点与电源地之间。

14.如权利要求11所述的集成电路器件，其中所述输出节点记录0或1的数字数据值，并且其中所述0值为基本上0伏，以及所述1值为基本上1.45伏。

15.如权利要求11所述的集成电路器件，还包括：

连接到所述输出节点的一个或多个路由传输门。