[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及包括具有LOCOS(硅的局部氧化)偏置以用于高电 压工作的场效应晶体管的半导体器件，并涉及该半导体器件的制造方 法。

背景技术

来自用于集成电路(IC)市场的新近需求，如控制供电电压以 获得恒定电压的电压调节器和开关调节器，已经变得多样化，正寻求 例如即使在50V或更高的电压范围下也有能力确保安全操作的IC。 当在用于高电压操作的IC中使用场效应晶体管(在下文中称作MOS (金属氧化物半导体)晶体管)时，已知有具有LOCOS偏置漏极结 构的MOS晶体管作为用于高电压操作的传统平面式MOS晶体管的示 例。

图3A至3C示出用于LOCOS偏置MOS晶体管的制造方法。如 在图3A中所示，牺牲氧化物膜22和氮化物膜21沉积在P-型硅衬底 上，采用光阻剂作为掩模来选择性地移除该氮化物膜21，其被图案化 以具有用于其目标区域的开口，并且N-型偏置扩散层31通过离子注 入法形成。下一步如在图3B中所示，使用氮化物膜21作为图案，通 过例如湿式氧化法选择性地形成LOCOS氧化物膜23。接着，移除该 氮化物膜21和该牺牲氧化物膜22以形成栅极氧化物膜24，并且，例 如，多晶硅膜沉积在该栅极氧化物膜24上。采用光阻剂作为掩模来 移除该多晶硅膜，其被图案化以具有用于其目标区域的开口，由此形 成栅电极25。N-型漏极扩散层34和N-型源极扩散层35通过采用光 阻剂作为掩模的离子注入法形成，其被图案化以具有用于其目标区域 的开口，由此获得图3C的结构。

根据图3C中所示的传统结构，通过适宜地设定该LOCOS氧化物 膜23的厚度和该偏置扩散层31的浓度，可以增强该栅电极和该漏极 扩散层之间的电场弛豫以获得高电压操作。然而，在该偏置扩散层31 和该漏极扩散层34之间的结合部中，因为制造过程期间引起的该 LOCOS氧化物膜23和该氮化物膜21的厚度波动，该偏置扩散层31 未能充分地覆盖该漏极扩散层34的下边缘34a，导致不足以弛豫该漏 极扩散层34的下边缘34a上的电场集中的结构。例如，当该偏置扩散 层31的浓度设定的足够高并且该偏置扩散层31扩散达至该漏极扩散 层34的下边缘34a，耗尽层不能自该偏置扩散层31延伸，以致于该 栅电极和该漏极扩散层之间的电场增强，变成在相对低电压引起雪崩 击穿的因素。在这样的在50V操作的高电压操作元件的器件设计中， 采用以上提及的结构变得困难。

针对以上描述该问题的对策公布于JP 06-29313 A中，建议一种 方法，在该方法中在LOCOS偏置MOS晶体管的偏置部分中形成沟槽， 偏置扩散层形成在其中，并且LOCOS氧化物膜填充该沟槽，借此该 偏置扩散覆盖高掺杂漏极层的电场集中区域。

根据公开于JP 06-29313 A中的该MOS晶体管的结构，该偏置扩 散层的有效宽度增加，借此电阻部件增加以降低该MOS晶体管的可 操纵性。进一步地，该LOCOS氧化物膜所埋入的凹口部具有朝向底 部张开的形状。因此，该偏置扩散层还具有朝向底部张开的结构，并 且该扩散层的结构形成为还沿该MOS晶体管的沟道方向延伸。因此， 为了阻止由于穿通现象的泄漏电流，设定较长的该MOS晶体管的栅 极长度是必要的，该穿通现象是当对漏电极提供高电压时使漏极偏置 扩散层和衬底之间产生的耗尽层与源极扩散层侧的耗尽层相接触而 发生。这个情形在其中该漏电极和源电极两个都需要以具有高耐受电 压的实例中是明显特别的，其由于尺寸的增加显著地影响它的制造成 本。

综合以上，根据该传统结构，该栅电极和漏电极之间的耐受电压 由于在形成用于偏置区域的凹口部期间和形成填充该凹口部的 LOCOS氧化物膜期间的制造波动而变化。例如，如果由于该制造波 动而形成更深的凹口部并且该LOCOS氧化物膜生长得更薄，该偏置 扩散层的沟道端部具有带锐角转角的形状，以致于因为发生电场集中 而使耐受电压极端地变差。因此，考虑到制造波动，关于以上提及结 构确保高电压操作是极其困难的。

发明内容

为解决以上提及的问题，本发明采用如下手段。

(1)一种用于包括LOCOS偏置场效应晶体管的半导体器件的 制造方法，其包括：

在第一导电类型半导体衬底上形成牺牲氧化物膜；

在该牺牲氧化物膜上形成氮化物膜，并通过采用光阻剂的图案仅 对该氮化膜的目标区域进行蚀刻；