[发明专利]配线电路基板及其制造方法

说明书

技术领域

本发明涉及配线电路基板及其制造方法。

背景技术

至今，作为将LSI(Large scale integration：大规模集成电路)等 电子部件安装在薄膜状的基板上的技术，有COF(chip on film)安装 技术。一般而言，COF用的基板(以下，称为COF基板)具有由聚酰 亚胺构成的绝缘层和由铜构成的导体图案的2层结构。在导体图案中 形成端子部。将电子部件的端子部(突起)焊接在导体图案的端子部 上。

可是，伴随COF基板的脚距密集化(fine pitch)和电子部件的高 性能化，电子部件工作时的发热量增多。因此，发生电子部件误工作 等的不合适情况。从而，充分地进行散热变得很重要。于是，提出了 在COF基板的绝缘层的背面(不焊接电子部件的一侧的面)上，设置 用于散热的金属层的方案。

例如在日本特开2007-27682号专利公报中公开的带形配线基板 上，在芯片安装区域的下部，在基底薄膜的下部面上形成有金属层。

图12是设置有金属层的现有的COF基板的示意剖面图。在图12 的COF基板200中，在绝缘层51的一面上设置有导体图案52，在另 一面上设置有金属层53。电子部件55的突起55a被焊接在导体图案 52的端子部上。通过这样的结构，使电子部件55的热量通过金属层 53被散发出去。

电子部件55例如通过热压接与导体图案52的端子部连接。在此 情况下，由于热量，COF基板200的绝缘层51和金属层53发生膨胀。 此外，在电子部件55工作时，由于从电子部件55发出的热量，绝缘 层51和金属层53也发生膨胀。

电子部件55的突起55a之间的距离显著地小于金属层53的膨胀 量。因此，在绝缘层51和金属层53发生膨胀的情况下，在导体图案 52的端子部上被施加应力。

在未设置金属层53的情况下，因为绝缘层53柔软地弯曲，所以 能够缓和施加在端子部上的应力。但是，在设置有金属层53的情况下， 绝缘层51难以弯曲。从而，不能够缓和施加在端子部上的应力。结果， 导体图案52从绝缘层剥离，或者导体图案52的端子部从电子部件55 的突起55a分开。

发明内容

本发明的目的是提供一种配线电路基板及其制造方法，该配线电 路基板能够充分地确保散热性，且其与电子部件的连接性得到提高。

(1)根据本发明的一个方面的配线电路基板是安装有电子部件的 配线电路基板，包括：基底绝缘层；在基底绝缘层的一面上形成的、 具有将要与电子部件电连接的端子部的导体图案；盖绝缘层，其具有 露出导体图案的端子部的开口部，除开口部外，以覆盖导体图案的方 式形成在基底绝缘层的一面上；和形成在基底绝缘层的另一面上的金 属层，金属层包括与盖绝缘层的开口部重合的开口部相对区域、和包 含开口部相对区域且大于开口部相对区域的应力缓和区域，以将开口 部相对区域分割为多个小区域，并将应力缓和区域分割为分别包含小 区域的多个大区域的方式在金属层中形成有一个或多个狭缝(slit)，在 令一个小区域的面积相对于开口部相对区域的整体面积的比率为A％ 的情况下，包含一个小区域的大区域的面积相对于应力缓和区域的整 体面积的比率被设定为(A-α)％以上(A+α)％以下，α为(A×0.3) 以下。

在该配线电路基板中，在基底绝缘层的一面上形成有具有端子部 的导体图案。导体图案的端子部露出在盖绝缘层的开口部内。在盖绝 缘层的开口部内，电子部件与导体图案的端子部电连接。在基底绝缘 层的另一面上形成有金属层。从电子部件发出的热通过金属层被发散。

在电子部件的热压接时和工作时，基底绝缘层和金属层发生热膨 胀。在此情况下，基底绝缘层以追随金属层的膨胀的方式膨胀。于是， 在与盖绝缘层的开口部重合的金属层的开口部相对区域中形成一个或 多个狭缝。由此，能够缓和当基底绝缘层和金属层热膨胀时施加在导 体图案上的应力。由此，能够提高导体图案和电子部件的连接性。

此外，利用狭缝，金属层的开口部相对区域被分割成多个小区域， 并且包含开口部相对区域的应力缓和区域被分割成分别包含小区域的 多个大区域。在令一个小区域的面积相对于开口部相对区域的整体面 积的比率为A％的情况下，包含一个小区域的大区域的面积相对于应力 缓和区域的整体面积的比率被设定为(A-α)％以上(A+α)％以下。