[发明专利]布线电路基板的制造方法

说明书

技术领域

本发明涉及布线电路基板的制造方法，更详细而言，涉及COF基板等布线 电路基板的制造方法。

背景技术

以往，在形成COF基板等布线电路基板的导体图案时使用加成法。例如， 提出了在由聚酰亚胺形成的基底绝缘层上形成由铬及铜形成的导体薄膜、并在 导体薄膜上形成由铜形成的导体图案的加成法(例如参照日本专利特开2006 -332549号公报。)。

即，在上述日本专利特开2006-332549号公报中，提出了在基底绝缘层 的整个表面用溅射法形成导体薄膜。接下来，在将导体薄膜用负性的干膜抗蚀 膜覆盖后，从上方通过光掩模曝光，接下来，进行显影，据此，以布线电路图 案的相反图案形成抗镀膜。接下来，在从抗镀膜露出的导体薄膜的表面，通过 电解镀铜导致铜的析出，形成导体图案。

发明内容

然而，在加成法中，需要用抗镀膜将形成于基底绝缘层的侧端面的导体薄 膜覆盖，使得铜不析出。

即，形成于基底绝缘层的侧端面的导体薄膜与形成于基底绝缘层的上表面 的导体薄膜相比，易于形成得不均匀。而且，若在形成于基底绝缘层的侧端面 的导体薄膜上有铜析出，则会产生铜容易与该导体薄膜一起从绝缘层的侧端面 剥落，成为异物这样的问题。因此，为防止基底绝缘层的侧端面的铜的析出及 剥离，需要用抗镀膜将形成于基底绝缘层的侧端面的导体薄膜覆盖。

另一方面，干膜抗蚀膜通常是通过热压接层叠的，在形成于基底绝缘层的 上表面的导体薄膜的端部的端缘，按压力较为集中，所以，干膜抗蚀膜的厚度 变薄，有时还会从形成于基底绝缘层的侧端面的导体薄膜的表面滑落。而且， 在干膜抗蚀膜滑落时，在干膜抗蚀膜的形成于基底绝缘层的上表面的导体薄膜 的端部的端缘，会形成干膜抗蚀膜欠缺的狭窄的欠缺部分(空隙)。若使用由 该干膜抗蚀膜形成的抗镀膜电解镀铜，铜会从光致抗蚀膜的欠缺部分的导体薄 膜析出。因此，该铜形成得比较狭窄，存在与绝缘层的紧贴力较低，会与导体 薄膜一起从绝缘层剥落而成为异物这样的问题。因此，期望通过在形成于基底 绝缘层的上表面的导体薄膜的端部有意地设置较宽的铜层，防止上述狭窄的铜 的析出，使铜层与绝缘层的紧贴性提高。

因此，为防止上述异物的产生，需要用抗镀膜将形成于基底绝缘层的侧端 面的导体薄膜覆盖，并使形成于基底绝缘层的上表面的导体薄膜的端部从抗镀 膜露出，以形成较宽的铜层。在这种情况下，为了在形成于基底绝缘层的侧端 面的导体薄膜上用负性的干膜抗蚀膜形成抗镀膜，需要设置与该部分对应的干 膜抗蚀膜为曝光部分的掩模图案；另一方面，为了在形成于基底绝缘层的上表 面的导体薄膜的端部形成较宽的铜层，需要设置与该部分对应的干膜抗蚀膜为 未曝光部分的掩模图案。但是，难以准确配置光掩模，使形成于基底绝缘层的 侧端面的导体薄膜成为曝光部分，并使形成于基底绝缘层的上表面的导体薄膜 的端部成为未曝光部分。

本发明的目的是提供一种布线电路基板的制造方法，可以防止在绝缘层的 上表面的端部产生导体异物，并可以简便地防止在绝缘层的侧端面上产生导体 异物。

本发明的布线电路基板的制造方法的特征是包括：准备绝缘层的工序；将 导体薄膜形成于上述绝缘层的上表面及侧端面的工序；用光致抗蚀膜将形成于 上述绝缘层的上表面及侧端面的上述导体薄膜覆盖的工序；配置光掩模，使其 将形成于上述绝缘层的上表面的上述导体薄膜的形成端部及导体层的部分遮 光，从上方通过上述光掩模对将形成于上述绝缘层的上表面的上述导体薄膜覆 盖的上述光致抗蚀膜进行曝光的工序；从下方对将形成于上述绝缘层的侧端面 的上述导体薄膜覆盖的上述光致抗蚀膜进行曝光的工序；去除上述光致抗蚀膜 的未曝光部分，将曝光部分形成为图案，形成抗镀膜的工序；在从上述抗镀膜 露出的上述导体薄膜上，在形成于上述绝缘层的上表面的上述导体薄膜的端部 形成端部导体层、同时在形成于上述绝缘层的上表面的上述导体薄膜上形成上 述导体层的工序；去除上述抗镀膜的工序；以及去除被上述抗镀膜覆盖的上述 导体薄膜的工序。