[发明专利]半导体装置中的垂直沟道晶体管及其制造方法

说明书

相关申请的交叉引用 

本申请要求2008年3月25日提交的韩国专利申请No.2008-0027425的优先权，其全部内容通过引用包含于此。 

技术领域

本公开涉及半导体装置中的垂直沟道晶体管及其制造方法，尤其涉及可以减小字线阻抗的半导体装置中的垂直沟道晶体管及其制造方法。

背景技术

当半导体装置被高度集成时，它们在晶片上的单元面积被减小。由于千兆位动态随机访问存储器(DRAM)装置的晶体管要求4F²的单位单元间距(其中F是最小特征尺寸)，所以提供垂直沟道晶体管以通过增加DRAM装置的集成度并确保晶体管的可接受沟道长度来提高单元效率。

图1是具有发明人所知类型的垂直沟道晶体管的半导体装置的透视图。

参考图1，该已知垂直沟道晶体管包括从半导体基板100垂直伸出的多个有源柱(active pillar)190。有源柱190是通过使用硬掩模图案(未示出)作为蚀刻掩模来蚀刻半导体基板100而形成的，并且在第一方向A-A’上以及与第一方向交叉的第二方向B-B’上布置。

通过在半导体基板100中有源柱190之间的区域中注入杂质来形成杂质区域(未示出)。有源柱190的上部区域和下部区域被分别定义成源区和漏区。沟道区垂直布置在源区和漏区之间的有源柱190中。通过在半导体基板100的第二方向B-B’上延伸的装置隔离槽191分割杂质区来形成位线110。还形成字线193以电连接围绕有源柱190下部侧壁的栅电极(未示出)，并且字线193在第一方向A-A’上延伸。

在有源柱190之上形成存储电极195，并且在有源柱190和存储电极 195之间可以插入接触塞194。

图2A至图7C示出制造发明人所知的半导体装置中的垂直沟道晶体管的方法。具体来说，图2A、3A、4A、5A、6A和7A代表通过多个步骤制造的半导体装置的平面图。图2B、3B、4B、5B、6B和7B分别代表沿着在第一方向A-A’上的截面线所取的图2A、3A、4A、5A、6A和7A的截面图。图2C、3C、4C、5C、6C和7C分别代表沿着在第二方向B-B’上的截面线所取的图2A、3A、4A、5A、6A和7A的截面图。

参考图2A至图2C，通过使用硬掩模氮化物层101作为蚀刻掩模，将基板100蚀刻到第一预定深度来形成有源柱190的上部。在基板100和硬掩模氮化物层101之间可以插入衬垫氧化物层102。形成隔离物103以保护硬掩模氮化物层101、衬垫氧化物层102和有源柱190上部的侧壁。通过使用硬掩模氮化物层101和隔离物103作为蚀刻屏障，将基板100蚀刻到大于第一预定深度的第二预定深度来形成有源柱190的下部。有源柱190的下部仍与有源柱190的上部连接作为单一体。以有源柱190在下部的宽度窄于有源柱190在上部的宽度的方式在暴露的基板100上进行各向同性蚀刻处理。

在通过硬掩模氮化物层101和隔离物103暴露的基板100之上形成栅绝缘层104，并且形成围绕有源柱下部的栅电极105。通过将离子杂质注入到有源柱190之间的基板100中形成用于位线形成的杂质区。

在包括栅电极105的得到的结构之上形成蚀刻停止层106。在第二方向上将有源柱190之间的间隙区的底部蚀刻到预定深度以形成装置隔离槽。这样，装置隔离槽分割杂质区以形成位线110。在该得到的结构之上形成第一绝缘层107，以填充有源柱190之间的间隙区。

在该得到的结构之上形成线型掩模图案112，以暴露在第一方向上排列的有源柱190的排。在相邻掩模图案112之间的第二方向上的间隔被形成为窄于有源柱190在第二方向上的宽度。

参考图3A至图3C，通过使用掩模图案112作为蚀刻掩模来蚀刻第一绝缘层107。从图2B至图2C中所示的第一绝缘层107的顶部表面、越过栅电极105的最上部、向下到低于预定高度的水平(图3B)来蚀刻第一绝缘层107，并且第一绝缘层107保留在有源柱190之间的间隙区中(图3C)。在第一绝缘层107的蚀刻过程中，形成在有源柱190上的硬掩模氮化物层101可能被损坏。

参考图4A至图4C，由于第一绝缘层107的蚀刻处理而暴露的蚀刻停止层106的部分被去除，并且形成字线槽。字线槽暴露围绕有源柱190的下部区域的侧壁的栅电极105。如图4A中所示，只有被掩模图案112暴露的蚀刻停止层106的部分被去除。因此，不是整个栅电极105，而是其一部分被暴露。在去除蚀刻停止层106的处理中，形成在有源柱190上的硬掩模氮化物层101可能被进一步损坏。