[发明专利]电话/传真处理装置

权利要求书

1.一种电话/传真处理装置，它包括第1路至第4路用户中继接口(101至104)、第1路至第4路回波抵消(105至108)、话音/传真处理单元(110)、SRAM(111)和电平转换模块(112)，其特征在于：还包括由数字信号处理器(201)、看门狗(202)、第1晶振(203)、FLASH(204)、I/O接口(205)、第1双口RAM(206)、第2双口RAM(207)、逻辑电路(208)及第2晶振(209)组成的协议处理及成帧解帧单元(109)，其中第1路用户中继接口(101)的出入端1脚与电话信号端口A连接，第1路用户中继接口(101)的入端5脚连接协议处理及成帧解帧单元(109)出端5脚，接收模式控制、模拟摘挂机、振铃状态控制信息，第1路用户中继接口(101)将检测到的用户摘机/挂机、铃流用户状态信息通过出端4脚送给协议处理及成帧解帧单元(109)入端4脚，第1路用户中继接口(101)对电话信号二/四线转换后，进行PCM编码，将编码后的数据通过出端2脚送给第1路回波抵消(105)的入端1脚，第1路用户中继接口(101)的入端3脚接收来自第1路回波抵消(105)出端2脚的PCM编码的信号，PCM编解码采用的时钟和帧头由协议处理及成帧解帧单元(109)的出端6送给第1路用户中继接口(101)的入端6脚；第1路回波抵消(105)的出端3脚连接协议处理及成帧解帧单元(109)的入端1脚，输出回波抵消后的PCM编码信号，第1路回波抵消(105)的入端4脚连接协议处理及成帧解帧单元(109)的出端2脚，接收远端的PCM编码数据，第1路回波抵消(105)的入端5脚与协议处理及成帧解帧单元(109)的出端3脚连接，为第1路回波抵消(105)提供时钟同步信号；第2路用户中继接口(102)的出入端1脚与电话信号端口B连接，第2路用户中继接口(102)的入端5脚连接协议处理及成帧解帧单元(109)出端11脚，接收模式控制、模拟摘挂机、振铃状态控制信息，第2路用户中继接口(102)将检测到的用户摘机/挂机、铃流用户状态信息通过出端4脚送给协议处理及成帧解帧单元(109)入端10脚，第2路用户中继接口(102)对电话信号二/四线转换后，进行PCM编码，将编码后的数据通过出端2脚送给第2路回波抵消(106)的入端1脚，第2路用户中继接口(102)的入端3脚接收来自第2路回波抵消(106)出端2脚的PCM编码的信号，PCM编解码采用的时钟和帧头由协议处理及成帧解帧单元(109)的出端12脚送给第2路用户中继接口(102)的入端6脚；第2路回波抵消(106)的出端3脚连接协议处理及成帧解帧单元(109)的入端7脚，输出回波抵消后的PCM编码信号，第2路回波抵消(106)的入端4连接协议处理及成帧解帧单元(109)的出端8脚，接收远端的PCM编码数据，第2路回波抵消(106)的入端5脚与协议处理及成帧解帧单元(109)的出端9脚连接，为第2路回波抵消(106)提供时钟同步信号；第3路用户中继接口(103)的出入端1脚与电话信号端口C连接，第3路用户中继接口(103)的入端5脚连接协议处理及成帧解帧单元(109)出端17脚，接收模式控制、模拟摘挂机、振铃状态控制信息，第3路用户中继接口(103)将检测到的用户摘机/挂机、铃流用户状态信息通过出端4脚送给协议处理及成帧解帧单元(109)入端16脚，第3路用户中继接口(103)对电话信号二/四线转换后，进行PCM编码，将编码后的数据通过出端2脚送给第3路回波抵消(107)的入端1脚，第3路用户中继接口(103)的入端2脚接收来自第3路回波抵消(107)出端2脚的PCM编码的信号，PCM编解码采用的时钟和帧头由协议处理及成帧解帧单元(109)的出端18脚送给第3路用户中继接口(103)的入端6脚；第3路回波抵消(107)的出端3脚连接协议处理及成帧解帧单元(109)的入端13脚，输出回波抵消后的PCM编码信号，第3路回波抵消(107)的入端4连接协议处理及成帧解帧单元(109)的出端14脚，接收远端的PCM编码数据，第3路回波抵消(107)的入端5脚与协议处理及成帧解帧单元(109)的出端15脚连接，为第3路回波抵消(107)提供时钟同步信号；第4路用户中继接口(104)的出入端1脚与电话信号端口D连接，第4路用户中继接口(104)的入端5脚连接协议处理及成帧解帧单元(109)出端23脚，接收模式控制、模拟摘挂机、振铃状态控制信息，第4路用户中继接口(104)将检测到的用户摘机/挂机、铃流用户状态信息通过出端4脚送给协议处理及成帧解帧单元(109)入端22脚，第4路用户中继接口(104)对电话信号二/四线转换后，进行PCM编码，将编码后的数据通过出端2脚送给第4路回波抵消(108)的入端1脚，第4路用户中继接口(104)的入端3脚接收来自第4路回波抵消(108)出端2脚的PCM编码的信号，PCM编解码采用的时钟和帧头由协议处理及成帧解帧单元(109)的出端24脚送给第4路用户中继接口(104)的入端6脚；第4路回波抵消(108)的出端3脚连接协议处理及成帧解帧单元(109)的入端19脚，输出回波抵消后的PCM编码信号，第4路回波抵消(108)的入端4连接协议处理及成帧解帧单元(109)的出端20脚，接收远端的PCM编码数据，第4路回波抵消(108)的入端5脚与协议处理及成帧解帧单元(109)的出端21脚连接，为第4路回波抵消(108)提供时钟同步信号；协议处理及成帧解帧单元(109)将四路PCM信号复接成一路2048kbps的信号，通过出端25脚送给话音/传真处理单元(110)的入端1脚，协议处理及成帧解帧单元(109)的入端26脚连接话音/传真处理单元(110)的出端2脚，接收2048kbps的信号，协议处理及成帧解帧单元(109)的出入端27脚连接话音/传真处理单元(110)的出入端HPI口3脚，直接访问其内存空间，控制其工作过程并进行信息交互，协议处理及成帧解帧单元(109)的出入端28脚连接电平转换模块(112)的出入端1脚，传输TTL电平突发串行同步信号，包括3根发信号和四根收信号；电平转换模块(112)进行TTL到RS422信号电平转换，通过出入端2脚连接到同步突发数据端口E；话音/传真处理单元(110)的出入端4脚连接SRAM(111)的出入端1脚，两者之间通过MEMORY总线连接，SRAM(111)暂存中间运算结果，话音/传真处理单元(110)完成G.729语音压缩编解码和V.17、V.21、V.27ter、V.29协议的调制解调、DTMF检测以及信令音产生功能；

所述的协议处理及成帧解帧单元(109)中的数字信号处理器(201)入端1脚连接看门狗(202)的出端2脚，控制数字信号处理器(201)开始工作，数字信号处理器(201)的入端2脚连接第1晶振(203)的出端1脚，为数字信号处理器(201)提供工作时钟，数字信号处理器(201)通过MEMORYI/O总线出入端3脚连接I/O接口(205)的出入端11脚、FLASH(204)的出入端2脚、第1双口RAM(206)的出入端3脚、第2双口RAM(207)的出入端3脚及话音/传真处理单元(110)的出入端3脚，通过读I/O接口(205)获取用户工作状态，通过写I/O接口(205)控制用户的工作状态，将话音/传真处理单元(110)的HPI口当作数字信号处理器(201)的I/O口处理，通过读I/O口从话音/传真处理单元(110)的内存中获取工作状态、话音编码数据或传真基带数据信息，通过写I/O口设置话音/传真处理单元(110)的控制命令、写入话音编码数据或传真基带数据，数字信号处理器(201)根据用户状态、工作状态、话音编码数据和传真基带数据以及接收远端的信令帧在内存中组成本地发送信令帧，通过第1双口RAM(206)接收远端信令帧，数字信号处理器(201)的程序代码工作前存入FLASH(204)中，复位信号变高后，自动执行数字信号处理器(201)ROM区的启动程序，该程序会将程序代码从FLASH(204)中读入数字信号处理器(201)的内存中，并执行目标程序；I/O接口(205)将第1路用户中继接口(101)、第2路用户中继接口(102)、第3路用户中继接口(103)、第4路用户中继接口(104)连接成数字信号处理(201)的I/O接口形式，I/O接口(205)的入端2脚连接第1路用户中继接口(101)的出端4脚，I/O接口(205)的入端4脚连接第2路用户中继接口(102)的出端4脚，I/O接口(205)的入端6脚连接第3路用户中继接口(103)的出端4脚，I/O接口(205)的入端8脚连接第4路用户中继接口(104)的出端4脚，I/O接口(205)将入端2脚、4脚、6脚和8脚的同一种状态信号通过三态门连接I/O接口(205)出入端11脚，何时选通由数字信号处理器(201)决定，选通信号由I/O接口(205)的入端9脚提供，I/O接口(205)的入端9脚连接逻辑电路(208)的出端18脚，提供I/O接口(205)的三态门选通信号、I/O口选通信号，逻辑电路(208)提供选通逻辑，写I/O口是为了控制4个用户中继接口的工作状态，I/O接口(205)的出端1脚连接第1路用户中继接口(101)的入端5脚，I/O接口(205)的出端3脚连接第2路用户中继接口(102)的入端5脚，I/O接口(205)的出端5脚连接第3路用户中继接口(103)的入端5脚，I/O接口(205)的出端7脚连接第4路用户中继接口(104)的入端5脚，I/O接口(205)的出端10脚连接看门狗(202)的入端1脚，数字信号处理器(201)通过写I/O口，控制I/O接口(205)输出周期脉冲信号给看门狗(202)，当该脉冲信号消失几秒后看门狗(202)输出复位信号；逻辑电路(208)实现所有器件的选通逻辑，产生各用户中继接口、各回波抵消、话音/传真处理单元(110)所需时钟信号、同步信号，按照接口要求形成各回波抵消和话音/传真处理单元(110)要求的串口信号格式，逻辑电路(208)的入端3脚连接第1路回波抵消(105)的出端3脚，逻辑电路(208)的出端4脚连接第1路回波抵消(105)的入端4脚，逻辑电路(208)的出端5脚连接第1路回波抵消(105)的入端5脚，逻辑电路(208)的入端6脚连接第2路回波抵消(106)的出端3脚，逻辑电路(208)的出端7脚连接第2路回波抵消(106)的入端4脚，逻辑电路(208)的出端8脚连接第2路回波抵消(106)的入端5脚，逻辑电路(208)的入端9脚连接第3路回波抵消(107)的出端3脚，逻辑电路(208)的出端10脚连接第3路回波抵消(107)的入端4脚，逻辑电路(208)的出端11脚连接第3路回波抵消(107)的入端5脚，逻辑电路(208)的入端12脚连接第4路回波抵消(108)的出端3脚，逻辑电路(208)的出端13脚连接第4路回波抵消(108)的入端4脚，逻辑电路(208)的出端14脚连接第4路回波抵消(108)的入端5脚，逻辑电路(208)将从3脚、6脚、9脚及12脚接收的回波抵消后的信号复接成出2Mbps的PCM信号，通过出端23脚连接到话音/传真处理单元(110)的入端1脚，同时将从24脚接收来的2Mbps的PCM信号分接成4路信号分别从出端4脚、7脚、10脚及13脚送给回波抵消，通过出端5脚、8脚、11脚及14脚为各个回波抵消提供时钟和同步信号，逻辑电路(208)为各用户中继接口提供时钟和同步信号，逻辑电路(208)的出端1脚连接第2路用户中继接口(102)的入端6脚，逻辑电路(208)的出端2脚连接第4路用户中继接口(104)的入端6脚，逻辑电路(208)的出端17脚连接第1路用户中继接口(101)的入端6脚，逻辑电路(208)的出端16脚连接第3路用户中继接口(103)的入端6脚，逻辑电路(208)为FLASH(4)、第1双口RAM(206)、第2双口RAM(207)提供选通信号，由数字信号处理器(201)控制选通时间，选通逻辑的输入信号来自于数字信号处理器(201)MEMORYI/O总线的高位地址以及控制信号线；FLASH(204)入端1脚的选通信号在访问外部程序区时有效；第1双口RAM(206)由1个入口数据宽度为1bit，出口宽度为8bits的RAM组成，占用数字信号处理器(201)的一段外部数据区，用来接收串行数据，将串行数据变成并行数据读入数字信号处理器(201)，第1双口RAM(206)的入端1脚连接逻辑电路(208)的出端21脚，为第1RAM(206)数据读取提供选通信号，第1双口RAM(206)入端2脚连接电平转换模块(112)的出端1脚，将电平转换模块(112)的串行信号写入第1双口RAM(206)；第2双口RAM(207)由两个RAM组成，一个是入口数据宽度为8bits，出口宽度为1bit的RAM，用来产生发送串行数据，将并行数据变成出行数据，一个是入口和出口数据宽度都为1bit的RAM，用来产生输出使能信号，第2双口RAM(207)的入端1脚连接逻辑电路(208)的出端22脚，为第2 RAM(207)数据读取提供选通信号和发送触发信号，第2双口RAM(207)的出入端3脚连接数字处理器(201)的出入端传输数据、地址总线端口3脚，第2双口RAM(207)在选通信号的作用下，将并行数据存入第2双口RAM(207)，在触发信号的作用下，第2双口RAM(207)将内存中的数据触发输出，形成串行数据和使能信号，第2双口RAM(207)通过出端2脚连接电平转换模块(112)的入端2脚，将TTL电平的时钟信号、数据信号和使能信号送给电平转换模块(112)；电平转换模块(112)将入端2脚的TTL电平信号转换成RS422的电平信号；第2晶振(209)的出端1脚连接逻辑电路(208)的入端15脚，为所有用户中继接口、回波抵消及话音/传真处理单元(110)提供统一的工作时钟。