[发明专利]一种支持数据帧长无缝变化的解交织器及其方法

权利要求书

1.一种解交织器，用于将输入数据b_r，i解交织成输出数据c_r，i，且满足 c_r，i＝b_r-g(i)，i(0≤i≤M_r-1)，其中解交织延迟g(i)满足g(i)＝g(mod(i，J))，mod(i，J)为 i对J求模运算，并且b_r，i和c_r，i帧长分别为M_r和N_r，且M_r＝min(N_r，N_r-D)， N_r＝K_rJ，其中N_r、K_r为变量，J为常量，其特征在于，包 括，

延迟器，将所述变量K_r延迟D帧从而得到K_r-D；

比较器，接收所述变量K_r及K_r-D，并比较K_r与K_r-D大小；

帧计数器，接收所述K_r与K_r-D的比较结果，并根据该比较结果对解交织 输入数据帧长变化后D帧数据进行计数；

读地址产生单元，接收写地址，所述K_r、K_r-D值，所述K_r与K_r-D的比较 结果以及所述帧计数值信息，并根据该接收到的信息产生读地址A_n+1，r；

该写地址为，

A_n+1，w＝(A_n，w+K_maxg(n)) mod N_A；

在K_r＞K_r-D时，

A_n+1，r＝(A_n+1，w-(K_max-K_r-D)g(n)+|K_r-K_r-D|·min(t，g(n)))mod N_A；

在K_r＜K_r-D时，

A_n+1，r＝(A_n+1，w-(K_max-K_r-D)g(n)-|K_r-K_r-D|·min(t，g(n)))mod N_A；

在K_r＝K_r-D时，

A_n+1，r＝(A_n+1，w-(K_max-K_r-D)g(n))mod N_A；

该读地址A_n+1，r为，

A_n+1，r＝(A_n+1，w-(K_max-K_r-D)g(n)+(K_r-K_r-D)·min(t，g(n)))mod N_A

其中，A_n+1，r为第n+1支路读地址，A_n+1，w为第n+1支路写地址，K_max为交织器所 支持的最大帧长，N_A为存储器所需存储地址数，t为帧计数值。

2.如权利要求1所述的一种解交织器，其特征在于，包括数据计数器、读写 使能产生单元；

所述数据计数器是一个以N_r为周期的计数器，该数据计数器用于向所述 读写使能产生单元发送计数值s，且该计数值s从0到N_r-1；

所述读写使能产生单元根据来自该数据计数器的计数值s向存储器发送 读使能有效信号或写使能有效信号。