[发明专利]保证存储器读交易带宽的方法、装置和中央处理单元

说明书

技术领域

本发明涉及通信技术领域，特别涉及一种保证存储器读交易带宽的方法、装置和中央处理单元。

背景技术

外部设备互联(Peripheral Component Interconnect，以下简称：PCI)总线的特点是传输速度高，其可实现66M的工作频率，在64位总线宽度下可达到突发(Burst)传输速率533MB/s，因此，PCI总线可满足大吞吐量外部设备的需求。连接在PCI总线上的主要为PCI控制器和PCI设备。由于一条PCI总线能驱动的PCI设备的数量是有限的，因此通常采用PCI桥将一条总线扩展成为多条总线以实现总线扩展功能。PCI桥可以将次级PCI总线上的PCI设备发起的总线交易缓存起来，然后在上级PCI总线上发起。其中总线交易可包括存储器写交易和存储器读交易。高速的PCI设备中通常都包括DMA控制器，PCI设备通过DMA控制器接收数据或发送数据。其中，接收数据的过程为：PCI设备通过其DMA控制器发起存储器写交易，将接收的数据写入系统存储器(或称系统内存)；发送数据的过程为：PCI设备通过其DMA控制器发起存储器读交易，将从系统存储器读出的数据向外部设备或其他通信总线上发送。

图1为现有技术中PCI设备与系统存储器进行交易的示意图，如图1所示，PCI设备与系统存储器进行存储器写交易的过程为：PCI设备获取次级PCI总线的使用权后，将写交易命令以及目的地址等信息发到次级PCI总线上，PCI桥响应写交易并从次级PCI总线上接收上述信息，PCI设备将要写入系统存储器的数据发送到次级PCI总线上，由PCI桥将数据缓存；PCI桥获 取上级PCI总线的使用权后，将写交易命令以及目的地址等信息发到上级PCI总线上，系统存储器响应写交易并从上级PCI总线上接收写交易命令以及目的地址等信息，PCI桥将数据发送到上级PCI总线上，系统存储器从上级PCI总线上接收数据，从而完成存储器写交易。PCI设备与系统存储器进行存储器读交易的过程为：PCI设备获取次级PCI总线的使用权后，将读交易命令以及目的地址等信息发送到次级PCI总线上，PCI桥响应读交易并将次级PCI总线上接收的上述信息缓存到桥内部，并以重试交易的方式终止交易；PCI桥获取上级PCI总线的使用权后，将读交易命令以及目的地址等信息发送到上级PCI总线上，系统存储器响应交易，将读出的数据发送到上级PCI总线上，PCI桥将上级PCI总线上的数据缓存到桥内部，当PCI设备重新将写交易命令以及目的地址等信息发送到次级PCI总线上时，PCI桥将数据发送到次级PCI总线上，PCI设备从次级PCI总线上获取数据，从而完成存储器读交易。其中在存储器读交易过程中，当PCI桥发现次级PCI总线上的读交易命令以及目的地址等信息已经缓存在内部的时候判定PCI设备重新发起存储器读交易，如果PCI桥内部没有缓存系统存储器读出的数据则以重试交易的方式终止交易。

综上所述，PCI设备与系统存储器进行存储器写交易时，对于PCI设备而言，在将需要写入的数据发送到次级PCI总线后，其存储器写交易就算完成了。而PCI设备与系统内存进行存储器读交易时，PCI设备在从次级PCI总线上接收到系统存储器读出的数据后，其存储器读交易才算完成，并且在一次存储器读交易完成之前，PCI设备不能发起新的存储器读交易，但是，在此期间PCI设备可以继续发起存储器写交易。PCI总线的带宽是一定的，并且存储器写交易的周期通常要小于存储器读交易的周期，这样当PCI设备需要从PCI总线上接收系统存储器读出的数据从而完成存储器读交易时，由于PCI设备发起新的存储器写交易占用了PCI总线的带宽，使PCI设备无法通过PCI总线获取PCI桥内缓存的系统存储器读出的数据而无法完成存储器 读交易，从而使PCI设备无法发起新的存储器读交易，这样造成PCI设备进行存储器读交易的速度远远小于进行存储器写交易的速度，因此导致PCI设备发送数据的速度远远小于接收数据的速度。并且经过存储器读交易传输的数据即PCI设备发送的数据是经过处理之后的数据，经过存储器写交易传输的数据即PCI设备接收的数据是从通信线路上接收的未经处理的原始数据，经过处理后的数据更应在传输过程中所需要的PCI总线带宽方面得到保证，即存储器写交易的PCI总线的带宽更应得到保证。

综上所述，由于存储器写交易占用了PCI总线的带宽，导致存储器读交易的PCI总线的带宽无法得到保证，从而使大量需要PCI设备发送的数据因无法得到足够的PCI总线带宽而被丢弃。

发明内容