[发明专利]一种传输流生成装置

说明书

技术领域

本发明涉及一种传输流生成装置，特别是一种通过FPGA进行处理数据的传输流生成装置。

背景技术

参见图1，现有的TS流发生器，包括主板1、存储体2、键盘3、显示器4、输出接口板5、硬盘6和电源7，其中电源7为主板1、存储体2、键盘3、显示器4、输出接口板5和硬盘6供电，系统控制过程为：主板1读取硬盘6中的节目数据到存储体2中，并对键盘3进行扫描，判断键盘3是否有节目按下，有节目按下则给地址变量赋新节目开始地址，并从存储体2中地址变量指定的位置读取一个单元数据，送到输出接口板5输出，没有节目按下，则直接从存储体2中地址变量指定的位置读取一个单元数据，送到输出接口板5输出，令地址变量加1，判断地址变量是否为结束地址，是结束地址，则发送TS中断信息到输出接口板5，并对地址变量重新赋开始地址，并对键盘3扫描，循环上述过程，不是结束地址，对键盘3进行扫描，循环上述过程。

其中主板1通常选用单片机或者通用处理器，处理速度慢，不能对TS生成数据做复杂的处理，只能将事先做好的文件原样输出，因此，节目体积大，必须采用硬盘6才能装下，即便如此，也只能装下长度为1分钟的节目，如需要超过1分钟的节目只能通过上述过程循环播放，因为不能对节目进行复杂处理，文件只能原样输出，无法通过相互组合实现多样化，所以节目源少。

为了实现无缝循环播放，在节目播放1分钟长度(即到达结束地址)时，插入TS中断信息来通知接收设备，如此虽然满足了MPEG2标准的要求，但是首尾拼接时图象会产生破损，声音出现间断。

发明内容

针对上述现有技术的缺陷，本发明的目的是提供一种处理速度快，节省内存空间，节目源丰富，形成无限连续的数据流，无图像抖动、残损和声音间断的一种传输流生成装置。

为达到上述目的，本发明采用如下技术方案：

一种传输流生成装置，包括FPGA装置、SDRAM装置、晶振装置和FLASH存储器装置，所述SDRAM装置用于存储相应的节目数据；所述晶振装置用于提供输入时钟；所述FLASH存储装置用于存储FPGA硬件配置程序，在接通电源时进行加载；所述FPGA装置包括处理器接口装置、指令参数译码寄存器装置、SDRAM控制器装置以及第一FIFO装置、串/并转换装置、第二FIFO装置、PLL装置、第三FIFO装置、SPI OUT装置和ASI OUT装置；

所述处理器接口装置用于接收ARM数据，通过对地址进行译码，将节目数据和指令参数分离；

所述指令参数译码寄存器装置用于对图象播放开始地址、图象播放结束地址、声音播放开始地址、声音播放结束地址、PCR增量、PTS增量、DTS增量、APTS增量进行译码和保存；

所述SDRAM控制器装置用于对SDRAM装置进行初始化，接收所述处理器接口装置和所述指令参数译码寄存器传来的数据、参数和指令，完成对所述SDRAM装置的数据写入和读出操作；

所述第一FIFO装置用于将SDRAM控制器装置传来的数据包进行缓冲；

所述串/并转换装置用于将所述第一FIFO装置传来的宽度为24比特的数据转换成3个8比特的数据；

所述第二FIFO装置用于对上述串/并转换装置传来的数据包进行缓冲，并输出；

所述PLL装置用于对晶振装置提供的时钟信号进行锁相，产生系统工作所需的时钟；

所述第三FIFO装置用于将数据进行缓冲，并输出出去；

所述SPI_OUT装置用于接收所述第三FIFO装置传来的数据，并转化成SPI格式的数据输出；

所述ASI_OUT装置用于接收所述第三FIFO装置传来的数据，并转化成ASI格式的数据输出；

所述FPGA装置还包括MPEG2数据包加工装置，所述SDRAM控制器装置中还设置有数据类型鉴别装置；

所述数据类型鉴别装置用于在所述SDRAM控制器装置中的第一状态机装置控制下，实现视频和声音数据的交替传输，使两个独立的纯声音和纯视频文件按照一定的规则合成为一个即含声音又含图象的数据流，并将数据流中的数据包发送到所述第一FIFO装置进行输出。

所述MPEG2数据包加工装置用于接收所述第二FIFO装置传来的数据包，并将数据包进行加工，对参数进行实时修改，形成符合MPEG2标准的连续的数据流，送到所述第三FIFO装置输出。