[发明专利]利用半导体PN结结电容构成的电容器及其制作方法

说明书

技术领域

本发明涉及微电子器件技术领域，特别涉及一种主要用于中频 (200MHz-2.5GHz)退耦等场合的利用半导体PN结结电容构成的电容器及 其制作方法。

背景技术

退耦电容器广泛地用于各种电子系统中，它一般连接于电子系统中的 供电网络中的电源与地之间，利用电容频率越高阻抗越小的原理，将电源 网络中的高频噪声减少，从而对电源网络中的噪声起到抑制作用。

实际应用中，由于电容器固有的寄生电感和电阻，任何一种电容器都 不可能做到从低频到高频的全频段退耦。一般来说，电容器容值越大，对 低频退耦效果就越好，但是体积就越大，寄生电感和电阻也越大，对高频 的退耦效果就越差；电容器容值越小，体积就越小，寄生电感和电阻就越 小，因此可用于高频，但由于容值小，低频退耦效果就差。

为满足宽带退耦，一般是将多个不同容值的电容器并联起来，大容值 电容器对低频分量退耦，小容值电容器对高频分量退耦。这种解决方案对 电子系统空间没有限制时是可行的，但对电子系统空间有严格限制时就不 可行。显然，最理想的情况是一个电容器具有大的容值和小的寄生电感与 电阻。因为寄生电感和电阻与体积成正比，体积越大，寄生电感与电阻就 越大。所以另一个说法是，最理想的退耦电容器是具有最小的体积和最大 的容值。

现在用于中频退耦(500MHz到几个GHz之间)的退耦电容器一般为 多层陶瓷表面贴装电容器(MLCC)，尺寸为0201(0.6×0.3×0.3毫米)或0402 (1.0×0.5×0.5毫米)。它是由印好电极(内电极)的陶瓷介质膜片以错位 的方式叠合起来，经过一次性高温烧结形成陶瓷芯片，再在芯片的两端封 上金属层(外电极)，从而形成一个类似独石的结构体，故也叫独石电容 器。该贴片电容器仍然需要通过引线与电路连接，增加了寄生参数对性能 的不利影响。

本发明提出的利用半导体P区、N区界面处所形成的空间电荷区所具 有的独特电容性质，使用传统的微电子工艺半导体制造技术，来实现大容 值电容在硅上的集成。将PN结作为电容使用不是一个新颖的概念，早在 1968年，通用公司的Raymond A.Sigsbee等人在“voltage-Variable capacitor with extendible PN Junction Region”(专利号：766605)中利用PN结结电容 随外加电压变化的特点制作可变电容用作调谐。台湾半导体制造公司的 Hslen-Te等人在“Reverse-Biasd PN Diode Decoupling Capacitor”(专利号： 2008/0122036)中将PN结结电容效应应用于集成电路的芯片电源供电中 的退耦。英特尔公司Jung S.Kang等人在“Intrinsic Decoupling capacitor”中 也提到了将PN结作为退耦电容用在集成电路中。因为这种电容在集成电 路芯片上，面积一般都很小，从几平方微米到几十平方微米左右，而且他 们不是独立的，通常与其他电路集成在一起。

将大面积PN结所形成的电容以独立的形式直接制成退耦电容器，以 表面贴装方式，用于中频退耦的电子封装或系统中尚未见报道。这种电容 器还具备一种与通常电容器不同的另一特点：当反向电压增大到某一数值 时，将出现反向击穿，在一定反向电流范围内反向电压不随电流变化，从 而可以在相当程度上减小静电、电涌等对电路的影响。该电容可以利用倒 装芯片技术(Flip-Chip)，引线键合技术(wire-bond)直接以裸片的形式 贴装在PCB板等基材表面，实现电容退耦与稳压作用的结合。特别是 Flip-Chip技术，它是在芯片的输入/输出端利用平面工艺制成焊料凸点， 将芯片面朝下，直接贴装在基片上，利用回流焊工艺使芯片焊料凸点和基 板焊盘之间形成焊点，实现芯片与基板的电、热、机械连接。焊料凸点互 连的优点在于省略了芯片和基板之间的引线，起电连接作用的焊点路径 短、接触面积大、寄生电感/电容小，封装密度高，利用此发明制作的退 耦电容可用Flip-Chip工艺实现器件与基板的最短连接。