[发明专利]分布式休眠管功率门控电路中最大翻转电流的静态估算方法

说明书

技术领域

本发明涉及功率门控电路，具体涉及分布式休眠晶体管网络功率门控电路中最大翻转电流的估算方法。

背景技术

随着半导体工艺技术的进步，特征线宽的不断降低，泄漏功耗占数字集成电路总功耗的比例逐渐增大。功率门控技术是一种广泛应用于数字电路中，降低电路的泄漏功耗的设计技术。功率门控电路的原理如图1所示：在电路的电源线或地线与逻辑电路之间加入休眠晶体管，在逻辑电路处于待机状态时，控制休眠晶体管关断，从而减小漏电流。采用NMOS作为休眠晶体管通常称为footer，采用PMOS作为休眠晶体管时成为header。休眠晶体管和逻辑电路之间的连接点成为虚拟地(VGND)或虚拟电源(VVDD)。休眠晶体管面积的优化设计是功率门控电路的关键。数字集成电路中的延迟τ可以用公式一来表示：

公式一：τ∝CloadVDDK(VDD-Vth)α]]>

在公式一中，C_load为电路负载电容，V_DD为电源电压，V_th为器件阈值电压，α为与工艺有关的常数，通常取1，K为常数。在电路中加入休眠晶体管后，电路延迟变为τ_sleep：

公式二：τsleep=CloadVDDK(VDD-ΔV-Vth)α]]>

其中ΔV为休眠晶体管上的压降。当电路正常工作时，休眠晶体管工作在深线性区，可以等效为一个电阻R_ST。则ΔV表示为ΔV＝I·R_ST，其中I为电路中的翻转电流；即电路在正常工作时，输入信号变化引起的电路中的电流。那么ΔV的意义就是电路在发生翻转时，休眠晶体管上产生的压降。休眠晶体管电阻R_ST与其沟道宽度成反比。由此可得，休眠晶体管的尺寸减小，R_ST增加，则在电路中翻转电流一定的情况下，ΔV增加，因而延迟τ_sleep增加。然而，若休眠晶体管的尺寸增加，不仅造成电路的面积冗余增加，还会使电路中的漏电流增加。

休眠晶体管的设计抽象可以在ΔV一定的条件下，使休眠晶体管总面积最小的问题，如公式三所示：

object：min∑W_ST

公式三：

subjected toΔV≤V_c

所述W_ST为休眠晶体管总宽度，休眠晶体管的长度为沟道长度最小尺寸，因此它的总面积可以用总宽度表示。V_c为电路延迟相关的约束电压。将ΔV＝I·R_ST代入公式三中可知，电路的翻转电流I的计算在休眠晶体管尺寸设计中占据核心的地位。