[发明专利]数据选通脉冲时钟缓冲器、其控制方法及半导体装置

权利要求书

1.一种半导体存储装置中的数据选通脉冲时钟缓冲器，包括：

缓冲块，其配置成响应于缓冲器使能信号来缓冲外部数据选通脉冲时 钟信号，以产生内部数据选通脉冲时钟信号；

时序鉴别块，其配置成响应于突发开始信号及突发长度信号来鉴别所 述内部数据选通脉冲时钟信号的切换时序，以产生时序鉴别信号；及

使能控制块，其配置成响应于所述时序鉴别信号来产生所述缓冲器使 能信号。

2.如权利要求1所述的数据选通脉冲时钟缓冲器，其中所述时序鉴别 信号包括第一时序鉴别信号及第二时序鉴别信号。

3.如权利要求2所述的数据选通脉冲时钟缓冲器，其中所述时序鉴别 块根据所述突发长度信号是否被使能来鉴别所述内部数据选通脉冲时钟 信号被切换了多少次，以便使能所述第一时序鉴别信号并产生具有与所述 内部数据选通数据时钟信号相同的周期以及比所述内部数据选通脉冲时 钟信号窄的脉冲宽度的第二时序鉴别信号。

4.如权利要求3所述的数据选通脉冲时钟缓冲器，其中所述时序鉴别 块同步于所述内部数据选通脉冲时钟信号的下降沿来切换所述第二时序 鉴别信号。

5.如权利要求4所述的数据选通脉冲时钟缓冲器，其中所述时序鉴别 块包括：

第一信号产生单元，其配置成响应于所述突发开始信号、所述突发长 度信号及所述内部数据选通脉冲时钟信号来产生所述第一时序鉴别信号； 及

第二信号产生单元，其配置成响应于所述内部数据选通脉冲时钟信号 来产生所述第二时序鉴别信号。

6.如权利要求5所述的数据选通脉冲时钟缓冲器，其中所述第一信号 产生单元包括：

两周期时间延迟部，其配置成产生两周期时间延迟信号，其中在突发 开始信号被使能时，电平在所述内部数据选通脉冲时钟信号的两个时间周 期之后被改变；

四周期时间延迟部，其配置成将所述两周期时间延迟信号延迟所述内 部数据选通脉冲时钟信号的两个时间周期，以产生四周期时间延迟信号； 及

信号组合部，其配置成响应于所述突发长度信号来组合所述两周期时 间延迟信号与所述四周期时间延迟信号，以产生所述第一时序鉴别信号。

7.如权利要求2所述的数据选通脉冲时钟缓冲器，其中所述使能控制 块配置成在缓冲操作开始时使能所述缓冲器使能信号。

8.如权利要求7所述的数据选通脉冲时钟缓冲器，其中所述使能控制 块配置成当第二时序鉴别信号在所述第一时序鉴别信号被使能的状态下 被切换时，禁止所述缓冲器使能信号。

9.如权利要求8所述的数据选通脉冲时钟缓冲器，其中所述使能控制 块包括：

第一节点；

电平控制单元，其配置成响应于所述第一时序鉴别信号及所述第二时 序鉴别信号来控制所述第一节点的电压电平；及

锁存单元，其配置成锁存及驱动所述第一节点的电压。

10.一种控制半导体存储装置中的数据选通脉冲时钟缓冲器的方法， 包括：

使能缓冲器使能信号；

通过缓冲外部数据选通脉冲时钟信号对来产生内部选通脉冲时钟信 号；

通过根据输入到所述半导体存储装置的数据的突发长度来鉴别所述 内部数据选通脉冲时钟信号的切换时序，从而禁止所述缓冲器使能信号； 及

停止对所述外部数据选通脉冲时钟信号对的缓冲操作。

11.如权利要求10所述的方法，其中禁止所述缓冲器使能信号包括：

通过响应于突发开始信号及突发长度信号鉴别所述内部数据选通脉 冲时钟信号的切换时序来产生时序鉴别信号；及

响应于所述时序鉴别信号来禁止所述缓冲器使能信号。

12.如权利要求11所述的方法，其中所述时序鉴别信号包括第一时序 鉴别信号及第二时序鉴别信号。