[发明专利]信号传送系统和信号转换电路

说明书

技术领域

本发明涉及用于传送数据信号的传送系统，并涉及用于将并行信号转换成串行信号并且传送的传送系统。

背景技术

在最近的用于高速传送数据信号的系统中，常使用诸如IEEE1394、通用串行总线或以太网(注册商标)等的串行信号传送系统。这些传送系统中的每一个包含：用于将并行信号转换成串行信号的串行化器IC；用于将由串行化器IC转换的串行信号传送到解串器IC的传送线；和用于接收从传送线传送的串行信号并重新将其转换成并行信号的解串器IC。

在这些串行信号传送系统中，在使用具有n位输入端子的串行化器IC的情况下，被输入到串行化器IC的并行信号不总是限于n位并行信号。在输入信号是m位(m是比n小的整数)并行信号的情况下，与(n-m)位对应的输入端子是不使用的冗余输入端子。这些冗余输入端子由于处于浮置(floating)状态而易受噪声影响，这导致串行化器IC中的错误动作。

因此，诸如电源或地的稳定电压电平的布线或图案通过低或高电阻的电阻器与冗余输入端子连接。通过这种结构，防止冗余输入端子进入浮置状态，由此抑制外生噪声。

但是，在这种串行信号传送系统的情况下，虽然外生噪声可被抑制，但是，由高速数字信号的传送导致的辐射噪声不能被抑制。即，被传送的数字信号的单位时间信号跃迁次数增加得越多，串行信号的谐波成分就增加，并且产生辐射噪声。

在根据IEEE1394的串行信号传送系统中，在日本专利申请公开No.2001-036590(专利文献1)中提出了作为被传送的串行信号的预处理将串行信号编码的技术。即，公开这样一种技术，即，当输入的并行信号被转换成串行信号时，并行信号通过使用逻辑电路根据预定规则被重新布置并被编码，由此抑制信号的跃迁次数。

但是，在专利文献1公开的串行信号传送系统中，必须在并行信号被输入到串行化器IC之前由逻辑电路对它们执行编码处理。因此，必须向编码处理添加串行化器IC以外的特定电路，其成本非常高，并且，这种结构不能被简单地应用于一般的通用串行化器IC。

在以上的稳定电压电平的布线或图案与冗余输入端子连接的串行信号传送系统的情况下，串行化器IC以预定的次序重新布置n位的输入并行信号并且作为在时间上连续的位图案的串行信号传送它们。因此，来自冗余输入端子的位信号也被转换成串行信号。即，如下信号被传送：如果冗余输入端子与电源连接则该信号总是固定为“1”，并且如果冗余输入端子接地则该信号总是固定为“0”。

因此，由于来自上述的冗余输入端子的位信号是恒定的，所以，以1/2的概率在恒定信号与该信号前后的位信号中的每一个之间出现信号的跃迁。这种信号跃迁在串行信号传送中基本上是不必要的。如果信号跃迁被消除，那么可以在不对串行信号传送施加影响的情况下抑制产生的辐射噪声。

发明内容

本发明的一个方面是提供可通过有效并且简单的结构抑制在经串行化器单元转换的串行信号中可出现的信号跃迁的串行信号传送系统。

根据本发明的一个方面，一种信号传送系统包括：第一并行信号布线；第二并行信号布线；串行化器单元，该串行化器单元包含与第一并行信号布线连接的多个并行信号输入端子、用于将从所述多个并行信号输入端子输入的并行信号转换成串行信号的串行转换单元、和用于输出转换后的串行信号的串行信号输出单元；解串器单元，该解串器单元包含用于输入来自串行化器单元的串行信号的串行信号输入单元、用于将从串行信号输入单元输入的串行信号重新转换成并行信号的并行转换单元、和用于将转换后的并行信号输出到第二并行信号布线的多个并行信号输出端子；以及用于连接串行化器单元和解串器单元的传送线，其中，与并行信号输入端子连接的第一并行信号布线中的一个布线被分支为多个布线，由此形成分支布线，分支布线与并行信号输入端子连接，并且，当从分支布线输入的信号中的每一个被串行转换单元转换时，该信号被转换成串行信号以在时间上与从所述一个布线输入的信号连续。

根据本发明的另一方面，一种信号传送系统包括：输入来自第一并行信号布线的第一并行信号的串行化器单元，将第二并行信号输出到第二并行信号布线的解串器单元，用于将来自串行化器单元的串行信号传送到解串器单元的传送线，其中，串行化器单元将第一并行信号转换成串行信号并将串行信号输出到传送线；并且，解串器单元将来自传送线的串行信号转换成第二并行信号，其中，第一并行信号布线中的一个布线被分支为多个布线，由此形成分支布线，分支布线与串行化器单元连接，并且，串行化器单元将来自分支布线的信号转换成所述串行信号的一部分以在时间上与从所述一个布线输入的信号连续。