[发明专利]用于对一页内和多页间的数据进行芯片上伪随机化的非易失性存储器和方法

权利要求书

1.一种集成电路存储器芯片，包括：

可逐页访问的非易失性存储器单元的阵列，每页是一群存储器单元，该群的每个存储器单元位于该阵列的列中，且沿着可由公共字线访问的行；

起始列位置的序列，使得要被编程的每页具有相关的起始列位置；

地址生成器，用于生成对于该相关的起始列位置的地址；

响应于地址生成器的、与每列相关的一组数据锁存器，用于将要被编程的数据安排到每页中，所安排的数据从相关的起始列位置开始且绕回直到该页被填满；以及

编程电路，用于并行地将所安排的数据编程到每页中。

2.如权利要求1所述的存储器芯片，其中，各页被连续编号，且与一页相关的起始列位置是页号的函数。

3.如权利要求2所述的存储器芯片，其中，该函数使得该列位置是对所述群中的单元的数量求模加上预定数。

4.如权利要求3所述的存储器芯片，其中，所述预定数是零。

5.如权利要求1所述的存储器芯片，还包括：

伪随机生成器；以及

由该伪随机生成器在芯片上生成起始列位置的序列。

6.如权利要求5所述的存储器芯片，其中：

所述伪随机生成器还响应于由所述存储器芯片外部的事件触发的定时；以及

所述起始列位置的序列还是所述定时的函数。

7.如权利要求1所述的存储器芯片，还包括：

用于要被编程的每页数据的第一和第二编码；

极性位的序列，其中每页一个极性位；以及

编码器，根据该页的极性位是处于第一还是第二状态，用第一或第二编码来编码该页数据。

8.一种集成电路存储器芯片，包括：

可逐页访问的非易失性存储器单元的阵列，每页是一群存储器单元，该群的每个存储器单元位于该阵列的列中，且沿着可由公共字线访问的行；

用于其中要编程数据的每组的列的第一和第二编码；

极性位的序列，其中一个极性位用于一页的一组的列；

编码器，根据每组的列的极性位是处于第一还是第二状态，用第一或第二编码来编码与该组的列相关的数据位；以及

编程电路，并行地将被编码的数据编程到每页中。

9.如权利要求8所述的存储器芯片，其中，所述第一编码是使得与每列相关的数据位不改变，且所述第二编码是翻转所述数据位。

10.如权利要求8所述的存储器芯片，还包括：

伪随机生成器；以及其中

由所述伪随机生成器来生成极性位的序列。

11.如权利要求1所述的存储器芯片，其中，其中所述阵列的存储器单元被组织成NAND结构。

12.在具有可逐页访问的非易失性存储器单元的阵列的集成电路存储器芯片中，其中每页是一群存储器单元，该群的每个存储器单元位于该阵列的列中，且沿着可由公共字线访问的行，一种用于将数据编程到所述阵列中的方法，包括：

在芯片上生成起始列位置的序列，使得要被编程的每页具有相关的起始列位置；

通过从相关的起始列位置开始且绕回直到该页被填满，来将要被编程的数据安排到每页中；以及

并行地将所安排的数据编程到每页中。

13.如权利要求12所述的方法，其中，各页被连续编号，且与一页相关的起始列位置是页号的函数。

14.如权利要求13所述的方法，其中，该函数使得该列位置是对所述群中的单元的数量的求模加上预定数。

15.如权利要求14所述的方法，其中，所述预定数是零。

16.如权利要求12所述的方法，其中：

由伪随机生成器在芯片上生成起始列位置的序列。

17.如权利要求16所述的方法，其中：

所述伪随机生成器还响应于由所述存储器芯片外部的事件触发的定时；以及

所述起始列位置的序列还是所述定时的函数。

18.如权利要求17所述的方法，其中所述外部事件由存储器芯片的用户发起。

19.如权利要求17所述的方法，其中，所述外部事件由外部存储器控制器发起。