[发明专利]锁存器结构和使用所述锁存器的自调整脉冲产生器

权利要求书

1.一种系统，其包括：

第一锁存器；以及

脉冲产生器，其经耦合以将时序信号提供给所述第一锁存器，

其中所述脉冲产生器包含具有与所述第一锁存器匹配的特性的第二锁存器。

2.根据权利要求1所述的系统，其中所述脉冲产生器进一步包含“与”门，所述“与”门具有耦合到时钟信号的第一输入和耦合到所述第二锁存器的输出的第二输入，其中所述时序信号响应所述“与”门的输出。

3.根据权利要求1所述的系统，其进一步包括具有与所述第一锁存器和所述第二锁存器中的每一者匹配的特性的多个锁存器。

4.根据权利要求3所述的系统，其中所述第一锁存器以及所述多个锁存器中的每一者是脉冲锁存器。

5.根据权利要求3所述的系统，其中所述第一锁存器、所述第二锁存器以及所述多个锁存器中的每一者包含第一晶体管、第二晶体管、第一反相器和第二反相器，所述第一反相器耦合到所述第一晶体管，且所述第二反相器耦合到所述第二晶体管。

6.根据权利要求5所述的系统，其中所述第一锁存器具有经由所述第一反相器耦合到所述第一晶体管的端子的数据线，且其中所述数据线进一步经由耦合到所述第一反相器的所述第二反相器而耦合到所述第二晶体管的端子。

7.一种脉冲产生器，其包括：

锁存器，其响应于时钟输入；以及

逻辑电路，其耦合到所述时钟输入且耦合到所述锁存器的输出，所述逻辑电路用以提供包含至少一个脉冲的脉冲输出，所述至少一个脉冲具有响应于所述锁存器的数据传播时间而变化的脉冲宽度。

8.根据权利要求7所述的脉冲产生器，其中所述脉冲宽度与包含反相器延迟时间和所述锁存器的所述数据传播时间的延迟时间相关联。

9.根据权利要求8所述的脉冲产生器，其中所述逻辑电路包含相对于作为到达“与”的第一输入的所述锁存器的输出和作为到达所述“与”的第二输入的所述时钟输入执行逻辑“与”功能的电路。

10.根据权利要求9所述的脉冲产生器，其中所述电路包含多个晶体管和一输出反相器，其中所述输出反相器提供所述脉冲输出。

11.根据权利要求10所述的脉冲产生器，其中所述逻辑电路进一步包含用以选择性地启用所述脉冲输出的产生的启用输入。

12.根据权利要求7所述的脉冲产生器，其中所述输出脉冲将被传送到锁存器装置，且其中所述锁存器具有与所述锁存器装置类似的特性。

13.根据权利要求7所述的脉冲产生器，其中所述锁存器具有数据线，所述数据线经由第一反相器耦合到第一晶体管的端子，且经由耦合到所述第一反相器的第二反相器而耦合到第二晶体管的端子。

14.一种锁存器，其包括：

第一晶体管；

第二晶体管；以及

数据线，其经由第一反相器耦合到所述第一晶体管的端子，且经由耦合到所述第一反相器的第二反相器而耦合到所述第二晶体管的端子。

15.根据权利要求14所述的锁存器，其中数据可使用所述数据线写入，使得经锁存的数据是完全不同的。

16.一种方法，其包括：

在脉冲产生器中的延迟元件处接收时钟信号；

将来自所述脉冲产生器的输出脉冲信号提供给基于脉冲的锁存器；

其中所述延迟元件具有时序延迟特性，所述时序延迟特性跟踪所述基于脉冲的锁存器的数据传播延迟。

17.根据权利要求16所述的方法，其中所述基于脉冲的锁存器的所述数据传播延迟可基于环境因素而改变，且其中所述延迟元件的所述延迟特性大体上与所述基于脉冲的锁存器的可变性匹配。

18.根据权利要求17所述的方法，其中所述环境因素包含制造工艺、电压和温度。

19.根据权利要求17所述的方法，其进一步包括将所述输出脉冲信号提供给多个串联耦合的基于脉冲的锁存器。

20.根据权利要求17所述的方法，其中所述延迟元件的所述时序延迟特性在无外部或反馈控制信号的情况下变化。