[发明专利]利用可制造性模型的鲁棒设计

权利要求书

1.一种用于鲁棒设计的方法，包括：

识别一个或多个表征集成电路特征尺度的一个或多个变化的模型，其中所述一个或多个变化是由至少一个制造过程与至少一个集成电路设计的区段上的设计图案或特征之间的相互作用造成的；

组合来自所述一个或多个模型的被表征的一个或多个变化，以产生所述设计的一个或多个几何参数中的变化数据的条件分布、范围或统计度量。

2.根据权利要求1所述的方法，其中所述制造过程利用来自多个制造设施的一个或多个处理工具或流程。

3.根据权利要求1所述的方法，其中所述制造过程利用所述一个或多个模型，其中所述一个或多个模型包括如下中的一个或多个：化学机械抛光、蚀刻、光刻、沉积、注入或电镀过程。

4.根据权利要求1所述的方法，其中所述一个或多个变化包括如下中的至少一个：由设计图案与制造过程的相互作用导致的单个芯片内的变化、晶片级或管芯间的变化、对于单个工具或流程而言的晶片之间的变化、对于工具或流程而言特定的变化测量值或对于制造设施而言特定的变化测量值。

5.根据权利要求1所述的方法，还包括利用一个或多个分布来估计所述设计对所表征的一个或多个变化或所表征的一个或多个变化的统计特征的灵敏度，其中所表征的一个或多个变化包括范围、最大值、最小值、标准偏差或平均值。

6.根据权利要求5所述的方法，还包括：

表征所述设计的多种变体；

比较所述设计的所述多种变体的灵敏度；以及

确定鲁棒性水平或待用作计分过程的一部分的结果。

7.根据权利要求6所述的方法，还包括：

选择所述多种变体中的一种设计变体而不是所述多种变体中的另一种设计变体；以及

基于所述选择建议对所述设计的修改。

8.根据权利要求1所述的方法，其中一个或多个变化包括所述设计的所述几何参数的电气影响，包括电阻、电容或电感。

9.根据权利要求1所述的方法，还包括如下中的一项或多项：

评估与包含所述区段的设计相关联的产率；

为基于图案的热点匹配产生布局图案；

针对所述区段的任何部分计算统计定时值、电阻、电容或电感；

为电阻、电容或电感提取生成、修改或检验角部情况；

评价或选择第三方IP；

评价所述区段对环境的灵敏度；

修改所述布局图案或所述区段中包含的填充；

修改所述区段在布局内的位置；

减小所述区段或所述布局图案在所述区段内的任何部分对环境的灵敏度；

评价所述环境对包括分析定时、功率和信号完整性的所述区段的电气影响；或

在电子设计过程的任何阶段期间生成布线，其中所述布线是一开始生成的或作为所述设计的布线后优化的一部分或为了评估设计的所述区段而生成的。

10.一种方法，包括：

识别表征集成电路特征尺度的变化的一个或多个模型，所述变化是由一个或多个制造过程与一个或多个集成电路设计的区段上的设计图案或特征之间的相互作用造成的；

提供具有所述区段和多个模型的语境或环境，以模拟所述区段和所述语境或环境之间的相互作用；以及

组合来自所述一个或多个模型的被表征的变化以产生一个或多个几何参数中的数据变化的条件分布或统计度量，其中所述变化数据包括最大值、最小值、平均值、范围和标准偏差值中的至少一个。

11.根据权利要求10所述的方法，其中所述一个或多个设计的所述区段包括单元、宏或块。

12.根据权利要求11所述的方法，还包括基于数据挖掘和/或统计方法计算统计信息。

13.根据权利要求11所述的方法，还包括：

模拟多个变化源的影响；以及

确定所述设计、所述设计的区段或块和/或一组设计变体或修改对所述变化的鲁棒性。

14.根据权利要求13所述的方法，还包括选择一种设计、块设计变体或修改而不是另一种设计。

15.根据权利要求10所述的方法，还包括比较或选择一种或多种制造设施或源。