[发明专利]高频计数器

权利要求书

1.一种计数器电路，包括：

a.第一计数部分(300)，用于根据状态周期进行计数；

b.第二计数部分(301)，由第一计数部分(300)计时；

c.逻辑电路(104，204)，用于通过控制所述第二计数部分(301) 在所述第一计数部分完成所述状态周期之前改变第二计数部分(301)的 状态，来引入至少一个无效计数状态；以及

d.解码器(50)，用于检测和校正所述至少一个无效计数状态。

2.如权利要求1所述的计数器电路，其中，所述第一计数部分(300) 和所述第二计数部分(301)输出至少两位来指示它们的状态。

3.如权利要求1所述的计数器电路，其中，在所述第一计数部分已 经完成了所述状态周期之前，所述第二计数部分(301)被布置来改变其 一个或多个状态。

4.如权利要求1所述的计数器电路，其中，所述逻辑电路被提供作 为所述第二计数部分(301)的内部逻辑(104，204)。

5.如权利要求4所述的计数器电路，其中，所述内部逻辑(104，204) 被用于响应于输入状态转换和所述第二计数部分(301)的至少一个状态 来切换所述第二计数部分(301)的输出状态。

6.如权利要求5所述的计数器电路，其中，所述第二计数部分的输 入信号和输出信号包括同相分量(IN0，IN90)和正交分量(OUT0，OUT90)。

7.如权利要求1所述的计数器电路，其中，所述解码器(50)按照 所述第二计数部分(301)的采样的输出来工作。

8.如权利要求1所述的计数器电路，其中，所述第一计数部分和所 述第二计数部分的至少一个包括：第一计数子部分，用于根据状态周期 进行计数；第二计数子部分，由所述第一计数子部分计时；逻辑子电路， 用于通过控制所述第二计数子部分在所述第一计数部分完成所述状态周 期之前改变所述第二计数子部分的状态来引入至少一个无效计数状态； 以及子解码器，用于检测和校正所述至少一个无效计数状态。

9.一种包括如前述权利要求1至8任一项所述的计数器电路的频率 合成器。

10.如权利要求9所述的频率合成器，其中，所述计数器电路被布 置在全数字锁相环电路中。

11.一种控制计数器电路的方法，所述方法包括：

a.根据状态周期对第一计数部分(300)进行计数；

b.通过使用所述第一计数部分(300)来对第二计数部分(301)进 行计时；

c.通过控制所述第二计数部分(301)在所述第一计数部分完成所 述状态周期之前改变所述第二计数部分(301)的状态来引入至少一个无 效计数状态；以及

d.检测和校正所述至少一个无效计数状态。