[实用新型]集成电路组件堆栈的绝缘结构

说明书

技术领域：

本实用新型涉及一种集成电路组件堆栈的绝缘结构，尤指一种可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳功效的结构。

背景技术：

一般现有集成电路组件上的绝缘结构，通常是于晶粒的一面上层叠一金属层，且于该金属层的适当位置处设置有多数光阻，使该金属层配合各光阻以蚀刻方式形成多数空间区域，之后再配合化学方式(CVD)以二氧化硅(SiO₂)于各空间区域中长出所需的绝缘结构层；藉以于集成电路组件上形成相关的绝缘结构。

但是，由于该绝缘结构层是以化学方式(CVD)长出于集成电路组件上，因此当制作完成之后，则会导致该绝缘结构层的整体厚度较厚，而无法达到薄型化的功效，且相对的于使用时造成该绝缘结构层无法达到耐电压、耐电流及耐干扰的特性，更会导致该绝缘结构层有散热较差的情形发生。

实用新型内容：

本实用新型所要解决的技术问题是：针对上述现有技术的不足，提供一种集成电路组件堆栈的绝缘结构，可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳的功效。

为解决上述技术问题，本实用新型所采用的技术方案是：一种集成电路组件堆栈的绝缘结构，其包括晶粒、金属层、及多数绝缘单元，该金属层层叠于上述晶粒的一面上，且该金属层上具有多数连通晶粒的置放区；其特点是：所述数绝缘单元分别设于所述各置放区中，且各绝缘单元由铝合金制成。

如此，可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳的功效。

附图说明：

图1是本实用新型的剖面状态示意图。

图2是本实用新型晶粒的剖面状态示意图。

图3是本实用新型晶粒结合金属层的剖面示意图。

图4是本实用新型金属层上设置光阻的剖面示意图。

图5是本实用新型置放区形成后的剖面状态示意图。

图6是本实用新型置于绝缘槽中的剖面状态示意图。

图7是本实用新型抛光状态的剖面示意图。

图8是本实用新型运用状态的剖面示意图。

标号说明：

晶粒 1、1a                 金属层 2

置放区 21                  绝缘单元 3

光阻 4                     绝缘槽 5

工具 6                     抛光面 7

具体实施方式：

请，参阅图1所示，本实用新型为一种集成电路组件堆栈的绝缘结构，其至少由一晶粒1、一金属层2以及多数绝缘单元3所构成；可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳的功效。

上述所提的晶粒1可为所需的集成电路系统。

该金属层2层叠于上述晶粒1的一面上，且该金属层2上具有多数连通晶粒1的置放区21。

各绝缘单元3分别设于上述各置放区21中，各绝缘单元3可为铝合金物体。如是，藉由上述结构构成一全新的集成电路组件堆栈的绝缘结构。

请参阅图2至图6所示，制作时，是取一所需的晶粒1(如图2所示)，且于晶粒1的一面上层叠一金属层2(如图3所示)，并于该金属层2的适当位置处设置有多数光阻4(如图4所示)，使该金属层2上配合各光阻4以蚀刻方式形成多数连通晶粒1的置放区21(如图5所示)，之后再将该晶粒1设置于一绝缘槽5中(如图6所示)，并配合铝或铝合金的材质进行氧化或阳极处理，进而于置放区21中形成数绝缘单元3(如图1所示)，如此，即可完成本实用新型的制作，而使晶粒1上的绝缘单元3达到薄型化、耐电压、耐电流、耐干扰及散热佳的功效。

请参阅图7所示，当制作完成后欲进行后续运用时，可依所需于该金属层2与各绝缘单元3的顶面上以所需的工具6进行研磨，使该金属层2与各绝缘单元3的顶面上进一步形成有一抛光面7。

请参阅图8所示，另，当制作完成后欲进行后续运用时，可依所需于该金属层2与各绝缘单元3的顶面上以物理或化学方式层叠有另一晶粒1a，藉以达到不同晶粒1、1a的相互堆栈结合。

综上所述，本实用新型的集成电路组件堆栈的绝缘结构可有效改善现有技术的种种缺点，可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳的功效。