[实用新型]集成电路组件结构

说明书

技术领域：

本实用新型涉及一种集成电路组件，尤指一种具有缩小体积及薄型化的集成电路组件。

背景技术：

一般现有集成电路组件是于一集成电路板上设置有电路布局区，并将所需的电子组件，如：电阻、电容及电感等配合电路布局区进行设置及封装；藉以构成所需的集成电路组件，以提供设置于所需的电子产品上进行使用。

虽然上述现有的集成电路组件可于所需的电子产品上进行使用，但是由于其电阻、电容及电感等电子组件需另外进行封装，才能完成所需的电路，导致该集成电路组件完成之后，有体积较大的情形，进而造成占用电子产品较多的使用空间，而无法符合薄型化的电子产品使用；况且该集成电路组件于完成之后，仅能单独进行使用，并无法叠加相通，因此，一般现有的集成电路组件无法符合实际使用时所需。

实用新型内容：

本实用新型所要解决的技术问题是：针对上述现有技术的不足，提供一种集成电路组件结构，可让集成电路组件达到缩小体积及薄型化的功效，而使其所设置的电子产品具有较大的使用空间。

为了解决上述技术问题，本实用新型所采用的技术方案是：一种集成电路组件结构，包括一集成电路板，其于至少一面上具有电路布局区，且该集成电路板的一侧具有与电路布局区连接的导通介质区；其特点是：还包括一第一金属层，层叠于所述集成电路板的一面上，该第一金属层的一面上至少具有一第一及第二凹槽，该第一凹槽中设有一端与导通介质区连接的导电板；一绝缘层，层叠于该第一金属层的一面上，该绝缘层的一面上至少具有一凹陷部，该凹陷部中设有二端分别与导通介质区连接的阻抗组件，以形成一电阻；及一第二金属层，层叠于该绝缘层的一面上，该第二金属层的一面上具有与第一、二凹槽对应的第三及第四凹槽，该第三凹槽中设有一端与导通介质区连接的导电板，以配合第一凹槽中的导电板形成一电容，而该第四凹槽与第二凹槽配合设置有一导电线圈，而该导电线圈的二端与导通介质区连接，以形成一电感。

如此，可让集成电路组件达到缩小体积及薄型化的功效，而使其所设置的电子产品具有较大的使用空间。

附图说明：

图1是本实用新型的立体外观示意图。

图2是本实用新型的立体分解示意图。

图3是本实用新型的第一使用状态示意图。

图4是本实用新型的第二使用状态示意图。

图5是本实用新型的第三使用状态示意图。

图6是本实用新型的第四使用状态示意图。

标号说明：

集成电路板1、1a                电路布局区11

导通介质区12                   第一金属层2

第一凹槽21                     第二凹槽22

导电板23                       绝缘层3

凹陷部31                       阻抗组件32

第二金属层4                    第三凹槽41

第四凹槽42                     导电板43

导电线圈44                     电阻a

电容b                          电感c

具体实施方式：

请参阅图1及图2所示，分别为本实用新型的立体外观示意图及立体分解示意图。如图所示：本实用新型为一种集成电路组件结构，至少由一集成电路板1、一第一金属层2、一绝缘层3及一第二金属层4所构成，可让集成电路组件达到缩小体积及薄型化的功效，而使其所设置的电子产品具有较大的使用空间。

上述所提的集成电路板1的至少一面上具有电路布局区11，且该集成电路板1的一侧具有与电路布局区11连接的导通介质区12。

该第一金属层2层叠于上述集成电路板1的一面上，该第一金属层2的一面上至少具有一第一及第二凹槽21、22，该第一凹槽21中设有一端与导通介质区12连接的导电板23，其中该导电板23可为金属氧化物或为银胶。

该绝缘层3层叠于上述第一金属层2的一面上，该绝缘层3的一面上至少具有一凹陷部31，该凹陷部31中设有二端分别与导通介质区12连接的阻抗组件32，藉以形成一电阻a，其中该阻抗组件32可为碳。