[发明专利]复杂可编程逻辑器件的软件加载方法与装置

说明书

技术领域

本发明涉及一种复杂可编程逻辑器件的软件加载方法与装置。

背景技术

随着通信技术的发展，特别是高带宽高速度的通信技术的出现，对通信产品的电路设计要求越来越高，通信产品承载的功能越来越多，对应的，其集成度也越来越高。复杂可编程逻辑器件(CPLD，Complex Programmable LogicDevice)是一款集成度较高的控制器件，其支持的控制功能相对较多，再加上技术成熟及成本低廉，目前，产品的单板电路设计中，CPLD的使用越来越多。传统的CPLD的可执行代码是通过各个芯片厂家提供的专用加载电缆进行加载的，这样，在对CPLD进行维护时，一般需将CPLD返厂，由厂家通过专用的电缆及专用设备对其进行维护，这无疑增加了维护了成本，加大了维护CPLD的难度，对于CPLD用户而言，一旦CPLD的软件需要更新或维护，将会非常不便。

发明内容

有鉴于此，本发明的主要目的在于提供一种复杂可编程逻辑器件的软件加载方法与装置，能方便CPLD软件的更新及维护。

为达到上述目的，本发明的技术方案是这样实现的：

一种复杂可编程逻辑器件的软件加载方法，包括：

对待加载的软件进行解析、译码，得到二进制码；

将所述二进制码转换为模拟信号，并将所述模拟信号输出至所述复杂可编程逻辑器件；以及

所述复杂可编程逻辑器件根据所述模拟信号在存储器中写入对应的二进制码，直至加载完毕。

优选地，所述复杂可编程逻辑器件通过测试时钟输入TCK、测试模式选择输入TMS和测试数据输入TDI管脚接收所述模拟信号，其中，TCK管脚接收时钟信号，TMS管脚接收状态切换信号，TDI管脚接收所述模拟信号。

优选地，所述方法还包括：所述复杂可编程逻辑器件写入二进制码时，回馈写入成功或失败的信息，写入失败时重新写入。

优选地，所述复杂可编程逻辑器件通过TDO管脚回馈写入成功或失败的信息。

优选地，所述模拟信号通过锁存元件输出至所述复杂可编程逻辑器件。

优选地，所述模拟信号为高、低电平脉冲形成的信号。

一种复杂可编程逻辑器件的软件加载装置，包括：

解析及译码单元，用于对待加载的软件进行解析、译码，得到二进制码；

数模转换单元，用于将所述二进制码转换为模拟信号；

输出单元，用于将所述模拟信号输出至所述复杂可编程逻辑器件；以及

写入单元，根据所述模拟信号在复杂可编程逻辑器件的存储器中写入对应的二进制码，直至加载完毕。

优选地，所述装置还包括锁存元件，用于对输出至所述复杂可编程逻辑器件的模拟信号进行锁存。

优选地，所述复杂可编程逻辑器件通过测试时钟输入TCK、测试模式选择输入TMS和测试数据输入TDI管脚接收所述模拟信号，其中，TCK管脚接收时钟信号，TMS管脚接收状态切换信号，TDI管脚接收所述模拟信号。

优选地，所述装置还包括回馈单元，用于在所述复杂可编程逻辑器件写入二进制码时，回馈写入成功或失败的信息，写入失败时重新写入，其中，所述复杂可编程逻辑器件通过TDO管脚回馈写入成功或失败的信息。

本发明通过对待加载到CPLD的软件进行解析、译码，得到二进制的编码指令，再将二进制的编码指令转换为高、低电平的脉冲信号，直接向CPLD输出脉冲信号，CPLD根据脉冲信号在自身的存储器中写入对应的二进制码指令，从而完成软件的加载。具体地，通过CPLD的TCK、TMS及TDI管脚接收待加载软件的脉冲信号。本发明加载CPLD的软件时，无需专门的设备，支持CPLD的在线加载。

附图说明

图1为本发明实施例的复杂可编程逻辑器件的软件加载方法的流程示意图；

图2为本发明实施例的复杂可编程逻辑器件的软件加载装置的结构示意图；

图3为本发明实施例的复杂可编程逻辑器件的软件加载装置的另一结构示意图。

具体实施方式

本发明的基本思想是：通过对待加载到CPLD的软件进行解析、译码，得到二进制的编码指令，再将二进制的编码指令转换为高、低电平的脉冲信号，直接向CPLD输出脉冲信号，CPLD根据脉冲信号在自身的存储器中写入对应的二进制码指令，从而完成软件的加载，支持了CPLD的在线加载。

为使本发明的目的、技术方案和优点更加清楚明白，以下举实施例并参照附图，对本发明进一步详细说明。