[发明专利]具有存储器时钟设定功能的信息处理装置和存储器时钟设定方法

说明书

技术领域

本发明的一个实施方式涉及设定存储器的工作时钟的技术，可包括 具有根据存储器总线之外的连接到存储器控制器的总线的带宽变更存储 器的工作时钟设定的存储器时钟设定功能的信息处理装置，以及存储器 时钟设定方法。

背景技术

本申请要求2007年11月21日提交的日本专利申请2007-301663的 优先权，在此以引证的方式并入其全部内容。

图5是用于解释存储器的外围环境的示例的示图。在图5中，连接 CPU500和存储器控制器510的总线称为CPU总线600，连接I/O桥530 和存储器控制器510的总线称为I/O总线610，且连接存储器控制器510 和存储器520的总线称为存储器总线620。I/O总线610由连接到I/O桥 的诸如图形设备、硬盘驱动器和光学驱动器之类的I/O设备使用。

存在同时发生从CPU500向存储器520存取和从I/O向存储器520 存取的可能性。因此，希望存储器总线620的带宽等于或大于除存储器 总线外的连接到存储器控制器510的总线(图5的示例中的CPU总线600 和I/O总线610)的总带宽。

近年，已经提出了通过扩展存储器总线620的带宽来大幅提高存储 器数据传输速率的技术。例如，存在通过同时使用具有相同容量的两个 存储器来提高存储器数据传输速率的双通道技术。

使用这种技术，存在存储器总线620的传输速率远远超过连接到存 储器控制器510的其他总线(图5的示例中的CPU总线600和I/O总线 610)的总带宽的可能性。在这种情况下，连接到存储器控制器510的其 他总线的带宽变成瓶颈，这使得不能充分利用提高后的存储器数据传输 速率。

另一方面，存储器工作速度(时钟速度)也得以提高，但这成为增 加存储器520的功耗的原因之一。

例如在日本特开2000-187525、日本特开平10-21135以及日本特开 2001-117815中描述了相关于存储器中的工作时钟的控制的相关技术。

日本特开2000-187525描述了一种在未安装存储器时停止未使用的 存储器时钟，或者根据安装的存储器的种类停止未使用的存储器时钟的 技术。该技术作为电磁干扰(EMI)的对策而被加以考虑。

日本特开平10-21135描述了一种在与存储器制造商决定的存储器本 身的工作规范无关地变更存储器设定的同时、当实际写入和读取数据时 检测不发生数据错误的最快设定的技术。当存储器总线带宽小于其他总 线时需要该技术。

日本特开2001-117815描述了一种当安装了系统不能保证工作频率 的存储器时或者当混合安装了多个工作频率的存储器时发出警报的技 术。

如上所述，在最近的系统中，即使提高了存储器数据传输速率，因 为其他部分可能变成瓶颈，提高的传输速率不能完全展现出来，且会引 起由于传输速率提高而导致存储器功耗增加的问题。

发明内容

本发明的一个目的是解决上述问题，并且提供在最佳地利用提高后 的存储器数据传输速率的同时尽可能地降低存储器的功耗的技术。

为了实现上述目的，根据本发明的一个实施方式，当存储器总线带 宽大于连接到存储器控制器的其他总线的总带宽时，变更存储器的工作 时钟设定，使得存储器总线带宽可以是尽可能地接近其他总线的总带宽 的值。

获取存储器总线带宽和连接到存储器控制器的其他总线的总带宽。 对于存储器总线带宽，其理论值可以根据在存储器控制器中设定为存储 器的工作时钟的时钟速率来计算。对于其他总线的带宽，理论值可以根 据各控制器或桥的设定来计算，或者当预先知道总线带宽时，可以将该 信息存储在I/O桥的ROM中，由此可以从ROM获得总线带宽信息。

对获得的存储器总线带宽和连接到存储器控制器的其他总线的总带 宽进行比较。当存储器总线带宽大于连接到存储器控制器的其他总线的 总带宽时，在存储器总线带宽不小于连接到存储器控制器的其他总线的 总带宽的范围内降低存储器的工作时钟设定。