[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，尤其涉及一种形成电性接触元件至衬底上方凸起区的系统及其制造方法。

背景技术

在改善晶体管性能且减少晶体管尺寸的历程中，晶体管研发方向不再跟随传统平面晶体管的形式，以至于源极/漏极区域位于衬底之中的形式，取代而之的是非平面晶体管，其中源极/漏极区域位于衬底上方的鳍(fin)之中。如此非平面装置是一种多栅极式鳍场效晶体管(multiple-gate FinFET)。在此最简单形式中，多栅极式FinFET具有横跨于似鳍(fin-like)硅本体的栅电极以形成一沟道区域。有两个栅极，每一个栅极位于此硅鳍(silicon fin)的每一个侧壁上。源极/漏极区域位于此鳍之中并远离衬底。

源极/漏极区域的电性接触元件跟随传统的布局法则，使得形成此接触元件以连接于似鳍硅本体的上表面的一部分。因此，从这个布局法则中，接触的宽度会小于或最多等于鳍的宽度。例如，装置的接触宽度为60nm，则此装置的宽度必须大于或等于60nm。如果，接触宽度必须超过位于沟道区域上的鳍的宽度(例如，FinFET的宽度小于60nm)，则位于源极/漏极区域的鳍的宽度必须扩大，以至于这些区域的鳍的宽度会大于接触宽度。

然而，随着此布局法则，有很多问题会产生。问题之一例如为，当接触面积的减少，接触元件的接触阻值会增加，因此，会限制装置的驱动电流的改善。又，制造过程中这些接触元件的误对准会导致装置和这些接触元件间的接触阻值的变化，于是导致不同装置之间的阻值差异，并减少整体电路的产率。而且，硅化物的形成通常会在源极/漏极区域上会产生超浅结(shallowjunction)，因而阻碍肖特基势垒(Schottky barrier)高度的改善。

因此，急需一种半导体装置，包括新的接触元件设计，用以减少接触阻值，同时可在制造过程中减少接触元件的误对准。

发明内容

本发明的目的在于提供一种半导体装置，以改善公知技术的不足。

为达成上述、其他与本发明的目的，本发明提供一种半导体装置及其制造方法，以形成所述多个接触元件结构于一非平面半导体装置的源极/漏极区域。

本发明提供一种半导体装置包括：一衬底；一非平面晶体管，位于该衬底上，该非平面晶体管包括位于一鳍凸出部之中的源极/漏极区域；一层间介电层，位于该非平面晶体管的上方；以及，多个接触元件，至少部分穿过该层间介电层，以形成与该源极/漏极区域的一电性接触，并接触该鳍的多个表面。

本发明又提供一种半导体装置包括：一衬底；一导电区域，延伸于该衬底的上方，该导电区域具有朝向并远离该衬底的一上表面和多个侧壁；一介电层，位于该导电区域的上方；以及，一接触元件，延伸穿过该介电层至该导电区域，该接触元件与该导电区域的上表面和至少两个侧壁接触。

另外，本发明提供一种半导体装置包括：一衬底；一鳍凸出部，位于该衬底上；一层间介电层，位于该鳍的上方；以及，至少一个接触元件，穿过该层间介电层并与该鳍的多个表面接触。

本发明优选实施例的优点之一在于减少源极/漏极区域和接触元件间的接触阻值，进而得到优选的装置性能。再者，因为接触元件误对准造成的接触阻值的变化也可降低，而产生更均一化的产物，而且形成硅化物时不需要超浅结，能进一步改善肖特基势垒的高度。

附图说明

图1至图8示出根据本发明实施例的形成接触元件的中间步骤。

图9A和图9B分别示出根据本发明实施例的接触元件的立体图和俯视图，其中接触元件为用于鳍的多个表面，而鳍包括源极/漏极区域。

图10A和图10B分别示出根据本发明另一个实施例的接触元件的立体图和俯视图，其中接触元件为用于鳍的一上表面和三个侧壁，而鳍包括源极/漏极区域。

其中，附图标记说明如下：

101～衬底；               103～绝缘层；

201～鳍；                 301～栅极介电层；

401～栅极电极层；         501～栅极堆叠层；

503～鳍的第一部分；       505～鳍的第二部分；

507～沟道区域；           600～装置；

601～栅极间隙壁；         603～源极/漏极区域；

605～硅化物接触元件；

701～接触元件蚀刻停止层；

801～层间介电层；

901～接触元件；

903～鳍的上表面。

具体实施方式