[发明专利]等离子体蚀刻的控制方法

说明书

技术领域

本发明涉及半导体元件的制造技术，尤其是指一种等离子体蚀刻的控制方法。 

背景技术

在集成电路(IC)制造过程中，随着集成电路的集成度的不断增加，半导体元件的面积逐渐缩小，集成电路的设计线宽也越来越小，因此可以在半导体元件上形成极细微尺寸的电路结构。在现有技术中，一般是通过蚀刻(Etching)技术将微影(Micro-lithography)后所产生的光阻图案转印到光阻(PR，PhotoResistor)层下的材料上，从而形成集成电路的复杂架构。 

在半导体元件的后段工艺(BEOL，Back-End-Of-Line)中，通常需要在基底材料上进行通孔(Via)的蚀刻。图1为现有技术中的蚀刻工艺的示意图。如图1所示，在现有技术的蚀刻工艺中，待蚀刻层103之上一般具有一抗反射层102和一光阻层101，其中，光阻层101用来作为蚀刻遮罩(Etching Mask)，抗反射层102用来减少曝光的反射；同时，待蚀刻层103之下一般还具有一阻挡层104作为刻蚀停止层；在进行蚀刻之后，将形成如图1所示的通孔105。在实际应用环境下蚀刻不同的通孔时，用于蚀刻的蚀刻机台在高度上可能会出现一定程度的上下浮动(一般为10％左右)，因此，为了保证所蚀刻的通孔能完全贯穿于整个待蚀刻层，一般需要进行过蚀刻(Over Etch)，即还需要将通孔105蚀刻到上述待蚀刻层103之下的阻挡层104中，同时又不能使得通孔105完全贯穿整个阻挡层104。但是，当半导体器件的制造工艺从90nm制造工艺过渡到45nm制造工艺时，随着半导体元件中的特征尺寸不断变小，PR层的宽度也将随着不断减小，如果此时PR层的高度(即厚度)不减小，则PR层将会因为高宽比过大而倒塌。因此，为了使得在显影之后的PR层不发生倒塌，则PR层的高宽比不能超过一定的阈值，所以在特征尺寸不断变小的情况下，PR层也变得越来越薄(即高度越来越小)。如果PR层在蚀刻过程中由于蚀刻的原因而变得更薄，将会导致待蚀刻层的关键尺寸(CD，Critical Dimension)产生误差。因此，在上述的通孔蚀刻工艺中，一般都希望在获得足够深的通孔的同时，也能尽量保留更厚一些的PR层。 

在现有技术中，传统的通孔蚀刻工艺中最常用的蚀刻方法为等离子体蚀刻方法。在该方法中，通常使用固定的较高的作用于等离子体的偏转功率(Bias Power)以及固定的较低流量的氧气(O₂)流，从而可蚀刻出比较深的通孔。但是，当制造工艺达到65nm甚至更精密时，在这种处理工艺中将会损失较多的PR层。例如，在高精度制造工艺的通孔蚀刻工艺中，PR层一般都非常薄，此时如果使用较高的偏转功率，则将对PR层造成较大的破坏，并给蚀刻形成的通孔带来内部干涉条纹(Striation)，从而影响所形成的通孔的外部轮廓；而如果使用较低的偏转功率，则有可能出现较低的蚀刻速度甚至蚀刻停止。因此，在现有技术中，如何在保持较高蚀刻速度的同时保留更多的PR层是一个亟待解决的问题。 

发明内容

有鉴于此，本发明的主要目的在于提供一种等离子体蚀刻的控制方法，从而在保持较高蚀刻速度的同时，保留更多的PR层。 

为达到上述目的，本发明中的技术方案是这样实现的： 

一种等离子体蚀刻的控制方法，应用于通孔，该方法包括： 

在等离子体蚀刻工艺中，作用于等离子体的偏转功率从初始值逐步增大到最终值，所使用的氧气流量从初始值逐步减小到最终值。 

较佳的，所述作用于等离子体的偏转功率的初始值小于或等于预先设置的第一功率阈值；所述氧气流量的初始值大于或等于预先设置的第一流量阈值。 

较佳的，所述第一功率阈值和第一流量阈值分别为根据实际蚀刻条件所确 定的固定值。 

较佳的，所述作用于等离子体的偏转功率的初始值为1500瓦，所述氧气流量的初始值为10标准毫升/分钟。 

较佳的，所述作用于等离子体的偏转功率的最终值大于或等于预先设置的第二功率阈值；所述氧气流量的最终值小于或等于预先设置的第二流量阈值。 

较佳的，所述第二功率阈值和第二流量阈值分别为根据实际蚀刻条件所确定的固定值。 

较佳的，所述作用于等离子体的偏转功率的最终值为3000瓦，所述氧气流量的最终值为0标准毫升/分钟。 

较佳的，所述逐步增大为线性地增大或按设定的第一步长逐步增大；所述逐步减小为线性地减小或按设定的第二步长逐步减小。