[发明专利]防漏电检测控制电路

说明书

技术领域

本发明是有关于一种防漏电检测控制电路，尤指一种可检测一集成电路中因工艺瑕疵所产生的漏电现象者。

背景技术

数字电路均是一些缓存器(例如，latch(闩锁器)，DFF(D型正反器)等)及复合逻辑的组合，由于工艺或其它的瑕疵会造成电路上的某个节点产生漏电，在正常的运作情形下，由于显现的电流不明显所以并不影响其应用，但电路进入待命模式后，漏电的影响会使得其需使用能源储存装置而缩短使用寿命，更困难的是产生此类瑕疵是随机散布在电路中，当电路进入待命状态时，所有缓存器及复合逻辑的状态是随电路中所有缓存器内存值来决定的，如果缓存器有20个，那组合就会有2048种情形，且每种组合都要进入待命模式才能被检测出发生点，更何况依目前集成电路的复杂度，其缓存器数量绝对远大于20个，故依此状况要检测出是集成电路所造成的瑕疵点，在待命下是否耗电，将是个艰巨且不符合其经济效益的工程。

因此，如何研发出一种防漏电检测控制电路，其可可检测一集成电路中因工艺瑕疵所产生的漏电现象，将是本发明所欲积极探讨的处。

发明内容

本发明提出一种防漏电检测控制电路，其主要目的为检测一集成电路中因工艺瑕疵所产生的漏电现象。

本发明的为一种防漏电检测控制电路，其包括：一缓存单元，其具有一频率信号输入端，以接收一频率信号；一重置信号输入端，以接收一重置信号；一信号产生端，以产生一逻辑信号；以及一逻辑栅，其与该缓存单元耦接，其具有一第一信号输入端，以接收该逻辑信号；一第二信号输入端，以接收一控制信号；及一信号输出端，其根据该逻辑信号及该控制信号输出一输出信号；其中，该控制信号控制该逻辑栅，使该输出信号为一固定状态，以检测一集成电路中因工艺瑕疵所产生的漏电现象。

藉此解决集成电路在待命时，缓存器所造成的天文数字组合，而仅形成几种固定的组合，杜绝集成电路在待命时所造成的漏电，且能有效的检测出有瑕疵的集成电路。

附图说明

图1为本发明的防漏电检测控制电路较佳具体实施例；

图2为本发明的防漏电检测控制电路另一较佳具体实施例；

图3为本发明的防漏电检测控制电路另一较佳具体实施例。

其中附图标记为：

1防漏电检测控制电路

2缓存单元

3逻辑栅

CK频率信号输入端

CLK频率信号

D数据信号输入端

D1数据信号

QB反向信号产生端

QB1反向逻辑信号

RB重置信号输入端

RESIB重置信号

Q信号产生端

Q1逻辑信号

I1第一信号输入端

I2第二信号输入端

CON控制信号

OUT信号输出端

OUT1输出信号

QB2反向信号产生端

QB3反向逻辑信号

HALTB待命信号

D0数据信号

GQ0输出信号

GQ1输出信号

Q-00终端输出

Q-01终端输出

Q-02终端输出

Q-03终端输出

具体实施方式

图1为本发明的防漏电检测控制电路较佳具体实施例，请参考图1，本发明的用于防漏电检测控制电路1，包含有：一缓存单元2，其具有一频率信号输入端CK，以接收一频率信号CLK，其中该缓存单元2为一闩锁器、一D型正反器或一T型正反器，而本较佳具体实施例是以D型正反器做为说明，其中该D型正反器包含一数据信号输入端D，以接收一数据信号D1且该D型正反器包含一反向信号产生端QB，以产生一反向逻辑信号QB1；一重置信号输入端RB，以接收一重置信号RESIB；一信号产生端Q，以产生一逻辑信号Q1；以及一逻辑栅3，其与该缓存单元2耦接，其具有一第一信号输入端I1，以接收该逻辑信号Q1；一第二信号输入端I2，以接收一控制信号CON，其中该控制信号CON为一待命信号或一测试信号；及一信号输出端OUT，其根据该逻辑信号Q1及该控制信号CON输出一输出信号OUT1；其中，该控制信号CON控制该逻辑栅3，使该输出信号OUT1为一固定状态(例如，状态0或状态1)，以检测一集成电路中因工艺瑕疵所产生的漏电现象。