[发明专利]半导体装置精细构图方法

说明书

技术领域

本发明涉及集成电路制造，更确切的说，涉及半导体装置的精细构图 方法。

背景技术

随技术的进步，期望集成电路(IC)尺寸持续下降。传统的集成电路 使用光刻技术构图。然而，在实现达到纳米级别的更小IC尺寸时，光刻技 术达到了极限。

例如，线分辨率和线边缘粗糙度受光阻材料的聚合物分子大尺寸的限 制。另外，既高且瘦的光阻结构容易构图失败。

因此，如图1A、1B、1C、1D、1E和1F所示，出现了自对准双构图 (SADP)技术来实现更小IC尺寸。参考图1A，待构图的目标层102形成 于例如硅衬底的半导体衬底104之上。具有第一间距的第一掩模图案106 形成于所述目标层102之上。在下文的图1B中，间隔物材料层108沉积在 所述第一掩模图案106的暴露表面上，包括侧壁和顶表面。

随后参考图1C，各向异性蚀刻所述间隔物材料108，以由所述第一掩 模图案106的侧壁处保留的间隔物材料108形成间隔物110。在下文中参考 图1D，毡覆式沉积第二掩模材料112，以填充所述间隔物110之间的空间。 更进一步在图1E中，蚀刻所述第二掩模材料112，直到保留在间隔物110 之间的所述第二掩模材料112形成第二掩模图案114。随后在图1F中，移 除所述间隔物110，因此由所述第一掩模图案106和第二掩模图案114形成 最终的掩模图案。这样使用最终掩模图案106和114构图所述目标层102， 其间距为单独使用所述第一掩模图案106的间距的两倍，或单独使用所述 第二掩模图案114的间距的两倍。

参考图2的SARP(自对准反转构图)技术，在图1C中形成了所述间 隔物110之后，蚀刻掉所述第一掩模图案106，因此只留下了所述间隔物 110。保留的所述间隔物110作为构图所述目标层102的最终掩模图案。这 样最终掩模图案110具有两倍于所述第一掩模图案106间距的间距。

然而，现有技术中的SADP或SARP工艺在高纵横比的开口中具有高 生产成本、长生产时间和空隙形成(void formation)的问题。另外，需要 在半导体衬底不同区域上以不同密度同时构图集成电路结构。

发明内容

因此，在集成电路制造中的构图方法中，所述方法包括在半导体衬底 上的第一区域中形成至少一个间隔物支持结构，和在所述间隔物支持结构 的暴露表面和所述半导体衬底上的第二区域上沉积掩模材料。另外，在掩 模材料位于所述第二区域的部分上形成掩模结构，并且构图该掩模材料以 在所述间隔物支持结构的侧壁上形成间隔物，并且在所述掩模结构下形成 掩模图案。所述间隔物支持结构和所述掩模结构由具有基本相同的蚀刻选 择性的相应的材料组成。

例如，所述间隔物支持结构和所述掩模结构由基本相同的材料组成。 在本发明的一个实施例中，所述间隔物支持结构和所述掩模结构分别由相 应的高碳含量材料组成，其含碳重量百分比从约85％到约99％。

在本发明的另一个实施例中，所述间隔物支持结构和所述掩模结构在 一个蚀刻工艺中被蚀刻掉。另外，使用所述间隔物和掩模图案构图至少一 个目标层。

作为选择，使用所述间隔物和所述掩模图案构图至少一个硬掩模层， 以形成硬掩模图案。在此情况下，使用所述硬掩模图案构图至少一个目标 层。

在本发明的一个实施例中，所述至少一个目标层包括所述半导体衬底 或传导材料。

在本发明的一个示例实施例中，所述形成至少一个间隔物支持结构的 步骤包括在所述半导体衬底上旋涂有机化合物材料。所述有机化合物材料 以约150摄氏度到约350摄氏度的温度加热约60秒。另外，所述有机化合 物材料进一步以约300摄氏度到约550摄氏度的温度加热约30秒到约300 秒，形成固化的有机化合物层。

随后，所述固化的有机化合物层在所述第一区域上被构图，以形成所 述至少一个间隔物支持结构。例如，所述固化的有机化合物层以光阻图案 构图，形成所述至少一个间隔物支持结构。

在本发明的另一个示例实施例中，形成所述掩模结构的步骤包括在所 述掩模材料上旋涂有机化合物材料。所述有机化合物材料以约150摄氏度 到约350摄氏度的温度加热约60秒。另外，所述有机化合物材料进一步以 约300摄氏度到约550摄氏度的温度加热约30秒到约300秒，以形成固化 的有机化合物层。