[发明专利]具有密封环结构的半导体器件及其形成方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

近年来，随着半导体器件性能的进步，在半导体器件制造工艺中 已经开始使用用于形成与SiO₂相比具有较低相对介电常数的、被称作 “低k膜(低介电常数绝缘膜)”的绝缘膜的技术。“低k膜”存在 多种类型，它通常具有差的粘附性和弱的机械强度。因此，存在的问 题是不能防止在晶片划片工艺的过程中出现裂缝和膜分离的传播。

图26A和图26B是示出了相关技术的密封环结构的附图。通常通 过布线层来形成密封环，其中，密封环是为了防止水分进入低介电常 数膜而沿着半导体芯片的周边所设置的隔壁。图26A是半导体器件10 的侧向平面图，而图26B是半导体器件10的纵向正视图。图26B对应 于沿着图26A的线H-H′截取的剖面图。

半导体器件10具有这样一种结构：衬底12(比如硅衬底)、下层 绝缘膜14(比如SiO₂膜)和含有低介电常数膜的层间绝缘膜16依次 堆叠在一起。在附图中，虚线的左侧是芯片内部，而虚线的右侧是密 封环部。在密封环部的更外围上有划片线(在附图中未示出)。在作 为元件形成区域的芯片内部，布线层32和通孔层30依次交替地形成 在层间绝缘膜16中。在密封环部中，W密封环34形成在下层绝缘膜 14中，而布线层24和通孔层22依次交替地形成在层间绝缘膜16中。 布线层24和通孔层22分别与在芯片内部中的通孔层30和布线层32 形成在同一层中。另外，每条布线和每个通孔由阻挡金属膜18和含铜 金属膜20形成。

然而，在这样的构造中，如果从位于附图右侧的划片线侧开始出 现裂缝或膜分离40，则存在这样一种问题：这样的裂缝或膜分离40通 过通孔和布线之间的部分传播到内部，然后发展成芯片内部的裂缝或 膜分离。

专利文献1(日本专利申请公布No.2006-5011)公开了一种构造， 在该构造中，多个隔离袋状(isolated pocket)的绝缘材料形成在宽的 密封环布线中。该文献公开了具有如下布置的构造，在该布置中，防 止了在形成布线的过程中在CMP期间在宽的密封环布线中出现凹陷和 腐蚀，因此消除了在布线之中出现短路的可能性。

专利文献2(日本专利申请公布No.2005-167198)公开了一种密 封环构造，在该构造中，在设置有形成双镶嵌布线的布线和通孔的层 间绝缘膜中布置了连续的密封通孔(seal via)。通过采用这种在密封 环部中具有较少结点(junction)的构造，与具有较多结点的构造相比， 可以更有效地防止杂质等通过结点侵入，因此，这样的构造被认为是 能够提供牢固的密封环结构。

[专利文献1]日本专利申请公布No.2006-5011

[专利文献2]日本专利申请公布No.2005-167198

然而，在专利文献1中公开的技术中，密封环部中的布线层和通 孔层交替地形成在与元件形成层中的布线层和通孔层的高度相同的高 度处；因此，密封环中的结点与环绕绝缘膜的接触面位于相同的高度 处。由此，没有提供解决分离和裂缝将要从外围传播到内部的问题的 方法。

同时，在专利文献2中公开的技术中，结点的数目减少。然而， 密封环中的结点被布置成位于与芯片区中的布线和通孔之间的结点的 高度相同的高度处，并且也位于与环绕绝缘膜的接触面的高度相同的 高度处。因此，在发生膜分离的情况下，仍然存在的问题是：分离和 裂缝将要从外围传播到密封环的结点，然后也传播到内部。

发明内容

根据本发明的示例性方面，半导体器件包括：衬底；元件形成区 域，形成在衬底上，并具有形成在其中的通孔和布线；密封环，形成 在衬底上，从平面图来看所述密封环形成在元件形成区域的外围以便 环绕元件形成区域。在半导体器件中，密封环包括第一金属层和第二 金属层，其中，第一金属层具有形成在其中的贯通孔以从平面图来看 环绕元件形成区域，第二金属层形成在第一金属层上以便与第一金属 层接触。在半导体器件中，第一金属层中的贯通孔的下部设置有形成 在其上的绝缘材料，而贯通孔的上部设置有构成第二金属层的金属材 料，金属材料被形成为突出到上部中。上部没有设置有形成在其上的 绝缘材料。