[发明专利]制造半导体器件的方法无效
| 申请号: | 200810131264.5 | 申请日: | 2008-08-05 |
| 公开(公告)号: | CN101465279A | 公开(公告)日: | 2009-06-24 |
| 发明(设计)人: | 郑镇基 | 申请(专利权)人: | 海力士半导体有限公司 |
| 主分类号: | H01L21/00 | 分类号: | H01L21/00;H01L21/02;H01L21/027;H01L21/033;H01L21/311 |
| 代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 刘继富;顾晋伟 |
| 地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 制造 半导体器件 方法 | ||
1.一种制造半导体器件的方法,所述方法包括:
在蚀刻目标层上形成偶数个第一硬掩模图案;
在所述第一硬掩模图案的侧壁上形成牺牲图案;
在所述牺牲图案的侧壁上形成第二硬掩模图案,其中所述第二硬掩模 图案形成为具有在所述第一硬掩模图案之间的第一间隔;和
通过使用所述第一和所述第二硬掩模图案来蚀刻所述蚀刻目标层。
2.根据权利要求1所述的方法,其中所述第一硬掩模图案的宽度相对在 两个相邻第一硬掩模图案之间间隔的宽度之比是约1:5。
3.根据权利要求1所述的方法,其中所述第一硬掩模图案的宽度对在两 个相邻第一硬掩模图案之间间隔的宽度之比是约1:(5+4N)。
4.根据权利要求1所述的方法,其中所述第一硬掩模图案和所述第二硬 掩模图案具有相同线宽。
5.根据权利要求1所述的方法,其中所述第一硬掩模图案、所述第二硬 掩模图案、所述牺牲图案和所述第一间隔具有相同线宽。
6.根据权利要求1所述的方法,其中在所述第一硬掩模图案的侧壁上的 所述牺牲图案的形成包括:
在具有所述第一硬掩模图案的所得结构上形成牺牲层;和
对所述牺牲层实施无掩模蚀刻工艺,由此形成所述牺牲图案。
7.根据权利要求1所述的方法,其中所述第二硬掩模图案的形成包括:
在具有所述第一硬掩模图案和所述牺牲图案的所得结构上形成第二硬 掩模层;和
对所述第二硬掩模层实施无掩模蚀刻工艺以形成所述第二硬掩模图 案。
8.根据权利要求3所述的方法,其中N是0或从1至100的自然数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810131264.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





