[发明专利]长时延迟电路

说明书

技术领域

本发明是有关一种固定延迟的长时延迟电路，更明确地说，是有关一种以参考电位为基准来控制延迟时间长度的长时延迟电路。

背景技术

请参考图1，图1为先前技术的长时延迟电路100的示意图；长时延迟电路100包含延迟信号输入端、延迟信号输出端、反相器INV₁、INV₂、电阻R₁、电容C₁。

长时延迟电路100的延迟信号输入端用以接收输入信号V_IN，其延迟信号输出端用以输出延迟后的信号V_OUT。

反相器INV₁的输入端耦接于长时延迟电路100的延迟信号输入端，用以接收输入信号V_IN，并输出反相的输入信号V_IN。

电阻R₁耦接于反相器INV₁的输出端与反相器INV₂的输入端(其上电位为V_X)之间，用以接收反相的输入信号V_IN。

电容C₁耦接于电阻R₁与反相器INV₂的输入端之间，用以延迟电位V_X的改变速度。

反相器INV₂的输入端耦接于电容C₁，其输出端耦接于长时延迟电路100的延迟信号输出端。反相器INV₂是根据电位V_X，输出反相信号D_OUT。反相器INV₂由于制程的关系，其输入端反转点的电位并不完全相同。举例来说，若反相器INV₂输入端的反转点为电位V1时，当反相器INV₂的输入端电位V_X低于电位V₁时，反相器INV₂的输出信号D_OUT便会上升至高电位；反之，当反相器INV₂的输入端电位V_X不低于电位V₁时，该反相器的输出信号V_OUT便维持低电位，而不会上升至高电位。若反相器INV₂输入端的反转点为电位V₂时，当反相器INV₂的输入端电位V_X低于电位V₂时，反相器INV₂的输出信号D_OUT便会上升至高电位；反之，当反相器INV₂的输入端电位V_X不低于电位V₂时，该反相器的输出信号V_OUT便维持低电位，而不会上升至高电位。

请参考图2，图2是为先前技术的长时延迟电路100的时序示意图；如图所示，当输入信号V_IN由低电位转高电位时，电位V_X会由高电位，经由电阻R₁与电容C₁逐渐放电下降，最后下降至低电位。

而由图2可知，电位V_X会从高电位逐渐下降，假设电位V₁高于电位V₂。则电位V_X会先下降至电位V₁，然后再下降至V₂。因此，若所使用的反相器INV₂，其反转点为电位V₁时，反相器INV₂会在电位V_X下降至电位V₁时，输出信号V_OUT，从图可看出此时所输出的输出信号V_OUT较输入信号V_IN延迟时间长度TD₁。若所使用的反相器INV₂，其反转点为电位V₂时，反相器INV₂会在电位VX下降至电位V₂时，输出信号V_OUT，从图可看出此时所输出的输出信号V_OUT较输入信号V_IN延迟时间长度TD₂。因此，长时延迟电路100的延迟时间，将会受到反相器INV₂制程的影响，而产生延迟时间的差异，造成使用者的不便。

发明内容