[发明专利]在叠层介质层中刻蚀开口的方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种在叠层介质层中刻蚀开口的方法。

背景技术

随着半导体集成电路制造技术的发展，要求越来越高的集成度，对线宽及工艺的要求也越来越苛刻。在向更小线宽技术节点迈进的同时，IC业界选用铜和低介电常数材料形成后段的互连结构，以减小互连电阻电容(RC)延迟。而相对于铝金属工艺中通过蚀刻铝形成铝互连线的过程，铜由于易扩散、难刻蚀等特点，需要通过双镶嵌工艺形成，其主要工艺是先在带有器件的衬底上形成中间介质层并刻蚀出沟槽和通孔，然后淀积铜进入刻蚀好的图形中，并应用平坦化方法除去多余的铜。例如，在公开号为CN1444275A的中国专利申请文件中，公开了一种双镶嵌工艺。

通常情况下在半导体器件后段顶层金属制作中，其工艺步骤一般为在形成有金属图形的衬底上，淀积刻蚀停止层，中间介质层，接着在所述中间介质层中刻蚀出沟槽和连接孔，然后在所述的沟槽和连接孔上沉积铜扩散阻止层，铜淀积层，再接着执行化学机械研磨工艺，即形成铜的双镶嵌结构。

然而，随着线宽越来越小，选用的中间介质层的介电常数越来越小，例如现有的90nm以下的技术节点，常常选用黑钻石或CORAL作为中间介质层。所述材料的中间介质层硬度较小，在刻蚀连接孔后，需要通过进一步刻蚀去除连接孔底部的刻蚀停止层，而该步骤的刻蚀很损伤中间介质层材料，导致形成的连接孔侧壁轮廓变差，进而影响形成的铜互连结构特性变差，影响形成的器件的电性。

发明内容

本发明提供一种在叠层介质层中刻蚀开口的方法，该方法能够减小在叠成介质层中刻蚀开口时对开口侧壁造成的损伤。

本发明提供的一种在叠层介质层中刻蚀开口的方法，包括：

提供基底，所述基底上具有叠层介质层；在所述叠层介质层上形成光刻胶层，接着图形化该光刻胶层，形成开口图案；刻蚀所述开口图案底部的叠层介质层，至该叠层介质层中的最下面一层露出时为止；去除所述光刻胶层；刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层，形成贯穿所述叠层介质层的开口；其中，刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层的步骤中的刻蚀感应耦合等离子体刻蚀。

可选的，去除所述光刻胶层的步骤和刻蚀所述开口图案底部的所述的叠层介质层中的最下面一层的步骤原位进行或在不同的工艺腔中分别进行。

可选的，进一步包括：对所述开口底部的膜层表面执行等离子体处理。

可选的，所述叠层介质层为两层，分别为刻蚀停止层以及该刻蚀停止层上的金属间介质层，所述开口为贯穿所述金属间介质层和刻蚀停止层的连接孔。

可选的，所述叠层介质层还包括位于所述金属间介质层上的覆盖层。

可选的，所述感应耦合等离子体刻蚀工艺中产生等离子体的气体包括含氟的气体。

可选的，所述含氟的气体包括CF₄、C₂F₄或C₃H₈。

可选的，所述的产生等离子体的气体还包括H₂。

可选的，所述感应耦合等离子体刻蚀工艺中产生等离子体的气体为CF₄和H₂，所述CF₄的流量的10sccm至30sccm，H₂的流量为80sccm至200sccm。

可选的，所述感应耦合等离子体刻蚀工艺中产生等离子体的激励源功率为200W至400W。

可选的，所述感应耦合等离子体刻蚀时的压力为5mT至25mT。

与现有技术相比，上述技术方案中的一种具有以下优点：

由于感应耦合等离子体刻蚀工艺激励源功率低、反应腔室压力较小，而且等离子体密度较高，使得刻蚀工艺刻蚀损伤减小，且使得刻蚀具有方向性更强，提高各向异性刻蚀能力，从而可减小或消除形成的开口侧壁和顶部边缘的刻蚀损伤，改善顶部边缘的圆化的缺陷，且可改善底部钻刻的缺陷，有利于在叠成介质层中形成侧壁轮廓较好的开口。

附图说明

图1为本发明的在叠层介质层中刻蚀开口的方法的实施例的流程图；

图2至图6为本发明的在叠层介质层中刻蚀开口的方法的实施例的各步骤相应的结构的剖面示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。