[发明专利]利用硅的局部氧化技术制造的双栅极结构

权利要求书

1.一种沟道型半导体功率器件，其特征在于，该器件包括被源区围绕的沟道栅极，所述的源区被包围在漏区上方的体区内，该漏区设置在衬底的底部表面上，其中，

所述的沟道栅极进一步包括至少两个相互绝缘的沟道填充节段，底部绝缘层围绕底部沟道填充节段，该底部沟道填充节段在附接到在其顶表面上方延伸的所述沟道侧壁的底部绝缘层的顶部具有鸟喙形层。

2.如权利要求1所述的沟道型半导体功率器件，其特征在于，该器件进一步包括：节段间绝缘层，其覆盖被所述鸟喙形层围绕的底部沟道填充节段的顶表面。

3.如权利要求1所述的沟道型半导体功率器件，其特征在于，所述的底部绝缘层的厚度范围为1000至2500埃之间。

4.如权利要求1所述的沟道型半导体功率器件，其特征在于，所述的沟道栅极具有被底部绝缘层围绕的底部，该底部绝缘层的宽度小于用顶部沟道填充节段填充的所述沟道栅极的顶部的宽度。

5.如权利要求1所述的沟道型半导体功率器件，其特征在于，所述的底部绝缘层包括硅局部氧化的氧化层。

6.如权利要求1所述的沟道型半导体功率器件，其特征在于，所述的底部沟道填充节段包括掺杂磷的多晶硅。

7.如权利要求1所述的沟道型半导体功率器件，其特征在于，该器件进一步包括：

节段间绝缘层，该绝缘层利用顶部沟道填充节段覆盖被鸟喙形层围绕的底部沟道填充节段的顶表面，所述顶部沟道填充节段包括设置在所述节段间绝缘层的顶部的多晶硅。

8.如权利要求2所述的沟道型半导体功率器件，其特征在于，所述的沟道栅极进一步包括围绕栅极沟道顶部侧壁的顶部栅极绝缘层，其中，所述的顶部栅极绝缘层和所述的节段间绝缘层的厚度之间的比值在1∶1.2到1∶5之间。

9.如权利要求1所述的沟道型半导体功率器件，其特征在于，所述的沟道型半导体功率器件构成N沟道MOSFET器件。

10.如权利要求1所述的沟道型半导体功率器件，其特征在于，所述的沟道型功率器件构成P沟道MOSFET器件。

11.如权利要求1所述的沟道型半导体功率器件，其特征在于，所述的底部沟道填充节段构成电连接至MOSFET器件的源区电极。

12.一种沟道型MOSFET器件，其特征在于，该器件包括被源区围绕的沟道栅极，所述的源区被包围在漏区上方的体区内，所述的漏区设置在衬底的底部表面上，其中，

所述沟道栅极进一步包括至少两个相互绝缘的沟道填充节段，底部氧化层围绕底部沟道填充节段，该底部沟道填充节段在附接到在其顶表面上方延伸的所述沟道侧壁的底部绝缘层的顶部具有鸟喙形层；其中所述的底部绝缘层的厚度范围为1000至2500埃之间；

所述的节段间绝缘层覆盖被鸟喙形层围绕的底部沟道填充节段的顶表面；

所述的沟道栅极具有被底部绝缘层围绕的底部，该底部绝缘层的宽度小于用顶部沟道填充节段填充的所述沟道栅极的顶部的宽度；

所述的底部沟道填充节段包括掺杂磷或硼的多晶硅；以及

所述的沟道栅极进一步包括围绕栅极沟道顶部侧壁的顶部栅极绝缘层，其中，所述顶部栅极绝缘层和所述节段间绝缘层的厚度之间的比值在1∶1.2到1∶5之间。

13.如权利要求12所述的MOSFET器件，其特征在于，该器件还包括一个N沟道MOSFET器件。

14.如权利要求12所述的MOSFET器件，其特征在于，该器件还包括一个P沟道MOSFET器件。

15.如权利要求12所述的MOSFET器件，其特征在于，所述的底部沟道填充节段构成电连接至所述MOSFET器件的源区电极。

16.一种制造沟道型半导体功率器件的方法，其特征在于，该方法包括在半导体衬底上打开沟道的步骤，所述方法还包括如下步骤：

首先打开所述沟道的顶部，然后在所述顶部的侧壁上淀积氮化硅，接着刻蚀所述沟道顶部的底部表面，然后进行硅刻蚀以打开所述沟道的底部，该底部的宽度比所述沟道的所述顶部的宽度小。

17.如权利要求16所述的方法，其特征在于，该方法还包括如下步骤：沿所述沟道的底部侧壁生长厚氧化层，因此在所述沟道的顶部和底部之间的交界点处形成鸟喙形层。