[发明专利]时间数字转换器及方法

说明书

技术领域

本发明涉及一种时间数字转换器及方法。

背景技术

时间数字转换器(TDC，Time-to-digital Converter)是一种把时间间隔 转换成数字信号的计时器。最基本的时间数字转换器是利用振荡器计数的方 法，即一个计数器在待测时间范围内，对一串数字脉冲进行计数，通过将在 待测时间内计数得到的数字脉冲的个数作为表示待测时间的数字信号输出。 尽管现有的振荡器计数可以实现稳定的高速脉冲，但是随之而来的功耗和噪 声是难以接受的。

专利号为7205924的美国专利公开了一种时间数字转换器500的结构。 参照图1所示，包括用于将待测信号HCLK的相位取反的反相器518、用于 调整所接收的互补输入信号HCLK和HCLK的相位差的差分信号产生电路 502、与差分信号产生电路502相连的冗余单元504、以及与冗余单元504相 连且由48个延迟单元506组成的延迟链。所述差分信号产生电路502由4个 与非门508构成，且为双端输出。所述冗余单元504包括两个反相器510，所 述反相器分别与差分信号产生电路502的双端输出相连。所述延迟单元506 包括两个完全相同的反相器512和反相器516以及触发器514，所述反相器 512和反相器516分别与冗余单元504的两个反相器的输出相连，所述触发器 514为双端输入，单端输出的触发器，所述触发器514的双端输入也分别与冗 余单元的两个反相器的输出相连。

对所述时间数字转换器测量待测信号HCLK的时间并输出数字信号的工 作原理说明如下：差分信号产生电路502接收待测信号HCLK以及经反相器 518的反相待测信号HCLK，输出一组相位互相相反的互补信号，至由延迟单 元506组成的延迟链中，当参考时钟FREF到来的时候，每一个延迟单元506 中的触发器514接收经前一个延迟单元延迟的互补信号并输出，从而延迟链 输出一连串的高电平和低电平，高电平的个数表示待测信号单个脉冲的高电 平宽度，低电平的个数表示待测信号两个相邻的高电平脉冲之间间隔的宽度。 根据这个工作原理，如果为了使所述时间数字转换器输出的数字信号达到更 高的精度，就需要采用具有更小延迟时间的延迟单元506。而在待测信号具有 比较长的脉冲宽度时，则就需要非常多的延迟单元506，这样就会增大芯片面 积，另外，若要将其中的每一个延迟单元506的延迟时间都做的很小，并且 都是相等的，无疑实现起来也较困难。。

发明内容

本发明提供一种时间数字转换器及方法，解决现有技术时间数字转换器 面积较大的问题。

为解决上述问题，本发明提供一种时间数字转换器，包括：

至少四个触发器，用于在对应的参考时钟达到有效边沿时，输出所获得 的待测信号的瞬态值形成离散信号，其中所述各个触发器对应的参考时钟相 应的有效边沿依次延迟；

至少两个开始信号单元，用于在所获得的连续三个离散信号表示待测信 号向有效边沿翻转时，在对应的参考时钟达到有效边沿时输出有效开始信号， 所述连续三个离散信号对应的参考时钟相应的有效边沿依次延迟，并且中间 一个离散信号与所述开始信号单元对应；

至少两个脉冲单元，用于在所获得的连续三个离散信号的中间一个离散 信号连续两次为同一有效值时，在所对应的参考时钟状态达到有效边沿时输 出脉冲信号，所述连续三个离散信号对应的参考时钟相应的有效边沿依次延 迟；

至少两个结束信号单元，用于在所获得的连续三个离散信号表示待测信 号从有效边沿翻转时，在所对应的参考时钟状态达到有效边沿时输出有效结 束信号，所述连续三个离散信号对应的参考时钟相应的有效边沿依次延迟， 并且中间一个离散信号与所述结束信号单元对应；

计数单元，用于对所获得的脉冲信号计数；

第一编码单元，用于根据所获得的有效开始信号得到输出有效开始信号 的开始信号单元地址；

第二编码单元，用于根据所获得的有效结束信号得到输出有效结束信号 的结束信号单元地址；

减法单元，用于计算所述输出有效开始信号的开始信号单元地址和输出 有效结束信号的结束信号单元地址的距离。

本发明还提供一种时间数字转换器，包括：