[发明专利]薄膜晶体管液晶显示器像素结构及制作方法有效

专利信息
申请号: 200810102789.6 申请日: 2008-03-26
公开(公告)号: CN101546077A 公开(公告)日: 2009-09-30
发明(设计)人: 何祥飞;王威 申请(专利权)人: 北京京东方光电科技有限公司
主分类号: G02F1/1362 分类号: G02F1/1362;H01L27/12;H01L29/786;H01L21/84;G03F1/00
代理公司: 北京汇泽知识产权代理有限公司 代理人: 程殿军;张颖玲
地址: 100176北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 薄膜晶体管 液晶显示器 像素 结构 制作方法
【说明书】:

技术领域

发明涉及薄膜晶体管液晶显示器(TFT-LCD,Thin Film Transistor-LiquidCrystal Display)技术,尤其涉及一种薄膜晶体管液晶显示器的像素结构及其制作方法。 

背景技术

近年来,TFT-LCD因其体积小、重量轻、功耗低且无辐射等优点,在当前的平板显示器市场占据了主导地位。TFT-LCD显示屏是由阵列玻璃基板和彩膜玻璃基板对盒,其间抽真空后封灌液晶材料。TFT-LCD显示屏形成几十万到上百万的像素阵列,每个像素通过TFT的控制来显示图像。 

图1为现有薄膜晶体管液晶显示器像素结构的放大示意图,如图1所示,现有薄膜晶体管液晶显示器像素结构包括栅线10和数据线11,栅线10和数据线11交叉定义一个像素单元,每一像素单元包括一像素电极和一薄膜晶体管,每一薄膜晶体管包括栅极、有源层12、源极和漏极;其中有源层12形成在栅极上,源漏电极形成在有源层12上;栅极与栅线一体连接,源极与数据线一体连接,漏极通过过孔110与像素电极13连接,上述结构源、漏极之间的有源层12区域形成图示的TFT沟道。栅极打开后,源漏极通过沟道向像素电极层13提供电流,电流的强度与TFT沟道的宽长比有着密切关系,宽长比越高,TFT沟道的电流强度就越大,像素电极13的充电效率越高,显示效果就越好。如图1所示,TFT沟道的宽W=a+b+c,TFT沟道的长L=d。虽然图示TFT沟道的电流强度可满足目前液晶显示器的显示要求,但显示效果仍有较大的提升空间,由于结构的限制,目前TFT沟道的宽长比基本已达到极限值。另外,现有的TFT沟道构图工艺采用的是传统的4mask技术中的狭缝构图工艺,因此TFT沟 道部分容易产生残留短路现象,或者导致过刻断路,一旦出现短路或断路,相应的TFT-LCD像素即失效,这将严重影响TFT-LCD的显示品质。 

以下介绍现有TFT-LCD像素结构的4mask(在像素结构的制造过程中,掩膜曝光工艺所需的成本最高,因此业内将像素结构制造完成所需要的掩膜次数,视为工艺的复杂程度,需要几次掩膜工艺,则称为几mask工艺)制作工艺。 

为了提高产能,TFT-LCD制作工艺已由原来的五次掩膜(5mask)改进为四次掩膜(4mask)设计工艺,目前4mask普遍的设计工艺过程如下: 

步骤1:在衬底基板上进行栅金属层沉积,进行光刻胶涂敷、掩膜、曝光、刻蚀等构图工艺形成事先设计的栅线和栅极等图形; 

步骤2:多层膜沉积,进行光刻胶涂敷、掩膜、曝光、刻蚀等构图工艺形成事先设计的有源层、数据线、源漏极和沟道等图形;该步骤构图工艺中掩膜工艺为灰色调掩膜(GTM,Gray Tone Mask)工艺或半色调掩膜(HTM,Half ToneMask)工艺; 

步骤3:钝化层沉积,进行光刻胶涂敷、掩膜、曝光、刻蚀等构图工艺,形成事先设计的钝化层图形,并在漏极需要与像素电极连接的部位等部分形成过孔; 

步骤4:像素电极层沉积,进行光刻胶涂敷、掩膜、曝光、刻蚀等构图工艺,形成事先设计的像素电极图形。 

目前TFT-LCD像素结构的4mask设计工艺虽然提高了TFT-LCD的产能,但仍不能满足日益增长的市场需求。现有的源漏平面沟道结构,利用第2次掩膜工艺中的灰色调掩膜工艺或半色调掩膜工艺而形成的,由于该工艺目前生产条件的不稳定,非常容易在TFT沟道内形成残留短路和过刻断路,严重影响良品率。并且,现有TFT沟道的宽长比基本达到设计极限,基本没有提升TFT-LCD显示效果的空间。 

发明内容

有鉴于此,本发明的主要目的在于提供一种侧栅极TFT结构且是3次mask 的薄膜晶体管液晶显示器的像素结构及制作方法,能显著改善像素的显示效果、提高产品生产效率。 

为达到上述目的,本发明的技术方案是这样实现的: 

一种薄膜晶体管液晶显示器的像素结构,包括有栅线和数据线,栅线和数据线交叉形成像素区域,所述像素区域包括至少一薄膜晶体管和一像素电极,所述薄膜晶体管的源极形成在最底层,所述源极上依次为有源层和漏极,所述源极与数据线连接、漏极与像素电极连接;所述栅极形成在有源层的侧面,并与栅线连接;所述有源层的侧面、与有源层的侧面相对的栅极部分构成垂直向的电流沟道,即形成侧栅极沟道。 

优选地,所述有源层为三层结构,由上至下依次为:掺杂半导体层、半导体层、掺杂半导体层; 

所述像素电极连接于有源层的上掺杂半导体层,所述源极与有源层的下掺杂半导体层连接。 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810102789.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top