[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件技术，尤其涉及适用于EEPROM(Electrically Erasable Programmable Read Only Memory：电可擦写只读存储器)、闪速存储器等那样的电可写入、电可擦除非易失性存储器中的具有在栅极绝缘膜中包含电荷存储部的非易失性存储单元的半导体器件的有效技术。

背景技术

EEPROM、闪速存储器等那样的电可写入、电可擦除非易失性存储器能以在电路板上的状态进行程序的重写，可缩短开发周期、提高开发效率。因此，可适用于少量多品种生产、针对不同客户的调整、出厂后的程序修改等各种要求。

特别是近年来，对内置有非易失性存储器和MPU(MicroProcessing Unit)等那样的逻辑电路的微型计算机的需求变大。这是因为通过将非易失性存储器和逻辑电路混装在同一半导体衬底上，可实现高性能的微型计算机。这样的混装式半导体器件作为嵌入式微型计算机而被广泛应用于工业机械、家电产品、车载装置等。一般在混装的非易失性存储器中存储其微型计算机所需要的程序，可随时读出该程序。

另外，非易失性存储器的便携性、耐冲击性等优异，可一并电擦除，因此近年来作为便携式个人计算机、数字照相机等小型便携信息设备的存储器件，其需求急剧增大。为此，缩小存储单元面积而降低比特成本成为重要要素，为实现该要素提出了各种存储单元结构。

现在，已实用化的非易失性存储单元使用通过存储电荷而改变阈值电压的存储用MOS(Metal Oxide Semiconductor)型晶体管。存储用MOS型晶体管的电荷保持方式包括在电孤立的导电性多晶硅中存储电荷的浮置栅极方式、在氮化硅膜那样的具有存储电荷性质的绝缘膜中存储电荷的MONOS方式。

浮置栅极方式被广泛用于面向移动电话的程序存储用闪速存储器、数据存储用大容量闪速存储器等，电荷保持特性良好。但是，伴随着微细化，难以确保浮置栅极的电位控制所需要的电容耦合率，结构变得复杂。为了抑制保持电荷的泄漏，包围浮置栅极的氧化膜的厚度需要为8nm左右以上，接近以高速化和高集成化为目的的微细化的极限。另外，由于是在半导体中存储电荷，因此当在浮置栅极周围的氧化膜上即使有1处成为漏电路径的缺陷时，电荷保持寿命也会急剧下降。

而MONOS方式与浮置栅极相比，一般其电荷保持特性较差，阈值电压具有以时间的对数下降的趋势。因此，在已知的方式中，虽然有实用化但停留在仅在一部分产品中实用化。但是，因为是在绝缘体中存储电荷的离散性存储方式，因此即使存在几处漏电路径，也不会失去全部保持电荷，抗氧化膜缺陷能力强。因此，由于也可使用8nm以下的较薄的氧化膜而更加微细化、不会由以低概率发生的缺陷引起保持寿命急剧下降从而易于进行可靠性预测、存储单元结构简单而易于与逻辑电路部进行混装等，所以近年来随着微细化的进展而被再度关注。

专利文献1：美国专利第5768192号

专利文献2：日本特开2004-186452号公报

专利文献3：日本特开2004-111749号公报

专利文献4：美国专利第6940757号公报

发明内容

在上述MONOS方式的存储单元中作为最简单的方案，例如在美国专利第5768192号(专利文献1)中公开有NROM结构。图1示出本发明人研究的NROM的剖视图。

NROM结构是将在半导体衬底1的主面上形成的MOS型晶体管的栅极绝缘膜2a替换为绝缘膜2a1、2a2、2a3(例如氧化硅膜、氮化硅膜和氧化硅膜)的ONO膜结构的结构，写入时使用沟道热电子注入(CHE)，擦除时使用基于带间隧穿的热空穴注入方式(BTBT：band-to-band tunneling)。

在栅极绝缘膜2a上形成栅电极3。栅电极3例如由多晶硅膜形成，在其上层形成硅化物层4。在栅电极3的侧面形成有侧壁隔离物5。另外，在半导体衬底1的主面中，在栅电极3的短方向两侧形成有扩散层6、7。在该扩散层6、7的上层形成有硅化物层4。该NROM结构的形成工艺简单，因此适于微细化和与逻辑电路的混装。

作为其他的适于与逻辑用电路混装的结构，列举具有选择用MOS型晶体管和存储用MOS型晶体管的分裂栅极型存储单元。在该结构中，可采用注入效率较高的源极侧注入(SSI：Source Side Injection)方式，因此可谋求写入高速化和电源部面积的降低，能够以元件面积较小的低电压类晶体管构成存储单元选择晶体管和与之连接的晶体管，因此能够降低外围电路的面积，因此适于混装用途。