[发明专利]对光刻胶具有高选择比的无卤素无定形碳掩膜蚀刻方法

说明书

技术领域

本发明涉及电子制造业，尤其是在多层堆叠掩膜中蚀刻特征的工艺。

背景技术

随着器件特征的特征尺寸小于100nm，特征的临界尺寸(CD)要求成为衡量器件稳定性和可再现性的更重要的标准。在给定光学透明度下，光刻胶薄膜必须更薄以更好的分解，因此在无硬掩膜的情况下，很难得到足够的蚀刻电阻。特征侧壁的条纹是CD变化的主要来源之一。一般认为，当蚀刻衬底形成特征时，条纹从掩膜的侧壁开始出现并且向下延伸入衬底。条纹的出现是光刻工艺和蚀刻工艺的共同结果。由显影过程中由于酸的扩散引起的最初线边缘粗糙度(LER)在蚀刻过程中加重。通过特征俯视图进行的LER测量条纹被标准量化。而且，力学柔软度、形成侧壁的粗糙度和193nm ArF光刻胶(PR)的厚度降低一起使蚀刻出无条纹的亚-100nm特征很困难。

为了得到较小的LER值，需要使用更大蚀刻电阻和/或更厚的掩膜材料，或改善蚀刻工艺的选择比。前一种选择增加了制造步骤，导致每个晶片的更高成本和复杂集成问题。然而，后一种选择代表性地表现出几个蚀刻工艺局限性，例如由对CD控制存在负面影响的不规则聚合体沉积导致的严重负载效应和LER的进一步增加。

发明内容

在本发明的一个实施例中，使用无卤素等离子蚀刻工艺在包括无定形碳层的多层堆叠掩膜中定义特征。在特定实施例中，利用氧气(O₂)、氮气(N₂)、和一氧化碳(CO)蚀刻无定形碳层以形成能够在衬底薄膜中制造具有低的线边缘粗糙度值的亚-100nm特征的掩膜。在另一个实施例中，本发明在无卤素无定形碳蚀刻前使用O₂等离子体预处理以在图案化光刻胶层中第一次形成氧化硅区域来增加相对于包括非氧化硅的图案化光刻胶的无定形碳蚀刻的选择比。在进一步实施例中，O₂等离子体预处理也图案化覆盖无定形碳层的有机抗反射涂层以形成用于在电介质薄膜中蚀刻具有低线边缘粗糙度值的亚-100nm特征的多层掩膜。

附图说明

图1是描述了通过根据本发明的特定实施例的多层掩膜蚀刻特征的方法的流程图。

图2A-2F是在根据本发明的一个实施例的多层掩膜中蚀刻特征的方法的截面示意图。

图3是用于执行根据本发明的一个实施例的方法的等离子蚀刻系统的截面示意图。

具体实施方式

在不同实施例中，参考附图描述了新的衬底处理方法。然而，即使缺少一个或多个这些具体细节，或者结合其它已知的方法、材料和设备不同的实施例也可以实施。在下面的描述中，为了提供对于本发明的完整理解提出很多具体细节，例如具体材料、尺寸和工艺参数等。在其它例子中，为了不使本发明变得晦涩，没有细节描述众所周知的半导体工艺和制造技术。在整个说明书中引用“一个实施例”意味着在本发明的至少一个实施例中包含该实施例中所描述的特定的特征、结构、材料或特性。在本说明书的不同地方出现短语“在一个实施例中”不必全部指同一个实施例。而且，在一个或多个实施例中特定的特征、结构、材料或特性可以合并在任何合适的方式中。

图1示出了根据本发明的一个实施例蚀刻特征的方法100的流程图。在制造过程中，方法100在衬底上执行。图2A-2F示出了具有根据图1所示的实施例制造的特征的衬底的截面图。图3示出了用于本发明的实施例的等离子蚀刻系统300。

图1中的方法100从支撑210上的衬底薄膜220(图2A)开始。在一个实施例中，支撑210是半导体晶片，例如，但是不局限于硅、锗或通常所知的III-V族化合物半导体材料。在另一个实施例中，支撑210是玻璃或蓝宝石材料。衬底薄膜220一般包含电介质层。在一个实施例中，电介质层是氮化物薄膜，而在另一个实施例中电介质层是硅的氧化物。然而，应该知道衬底薄膜220可以是包含本领域通常所知的各种其它材料的多层结构，例如，但是不局限于硅的氧化物、低-k材料和金属。