[发明专利]耦合电容形成电路、使用该电路的集成电路及其相关方法

说明书

技术领域

本发明涉及耦合电容形成电路、使用此耦合电容形成电路的集成电路 以及相关方法，特别是有关于打断部份线路以形成耦合电容形成电路、使 用此耦合电容形成电路的集成电路以及相关方法。

背景技术

一般而言，集成电路(integrated circuit，IC)都会具有一核心电 路(core circuit)，而核心电路会通过一输入输出电路(I/O circuit)与 连接垫(pad)连接。连接垫会被连接(bonding)以连接到其它电路。

然而，集成电路中，不一定所有的连接垫被连接，因此未被连接的连 接垫的输入输出电路便未被使用，因此会造成电路资源的浪费。

发明内容

因此，本发明的目的之一是提供一种集成电路，其利用未被使用的输 入输出电路形成耦合电容，以降低集成电路内的讯号噪声。

本发明的实施例揭示了一种集成电路，色含：一核心电路；以及多个 输入输出电路，耦接至该核心电路；其中所述输入输出电路中至少一未被 使用的输入输出电路的一部份的线路被打断以形成该集成电路的耦合电 容。

本发明的另一实施例揭示了一种耦合电容形成电路，包含至少一个电 路模块，所述电路模块包含：一第一P型金属氧化物半导体晶体管，其漏 极耦接至一第二预定电压；一第一N型金属氧化物半导体晶体管，其漏极 耦接至该第二预定电压；一第二P型金属氧化物半导体晶体管，其源极耦 接一第一预定电压且其漏极耦接该第一预定电压与一连接垫，且其栅极耦 接至该第二预定电压、该第一P型金属氧化物半导体晶体管的漏极以及该 第一N型金属氧化物半导体晶体管的漏极；一第三P型金属氧化物半导体 晶体管，其漏极耦接至该第一预定电压；一第二N型金属氧化物半导体晶 体管，其漏极耦接至该第一预定电压；以及一第三N型金属氧化物半导体 晶体管，其漏极耦接该第二预定电压与该连接垫；而所述电路模块中至少 一未被使用的电路模块的线路被打断，使得该未被使用的电路模块中：该 第二P型金属氧化物半导体晶体管的该栅极不耦接该第一P型金属氧化物 半导体晶体管和该第一N型金属氧化物半导体晶体管，亦使得该第二P型 金属氧化物半导体晶体管的该漏极不耦接该连接垫，还使得该第三N型金 属氧化物半导体晶体管的栅极不耦接该第三P型金属氧化物半导体晶体管 和该第二N型金属氧化物半导体晶体管，藉此形成耦合电容。

本发明的另一实施例揭示了一种耦合电容形成电路，包含至少一个电 路模块，所述电路模块包含：一金属氧化物半导体晶体管，其漏极耦接至 一第一预定电压与一第二预定电压与其栅极，而该金属氧化物半导体晶体 管的该栅极亦耦接至该第一预定电压与该第二预定电压，且该金属氧化物 半导体晶体管的源极耦接该第二预定电压与该栅极；而所述电路模块中至 少一未被使用的电路模块的线路被打断，使得该未被使用的电路模块中： 该金属氧化物半导体晶体管的该漏极不耦接至该第一预定电压与该金属氧 化物半导体晶体管的该栅极，且使得该金属氧化物半导体晶体管的该栅极 不耦接至该第二预定电压。

本发明的另一实施例揭示了一种在一集成电路中形成耦合电容的方 法，该集成电路包含一核心电路以及耦接至该核心电路的多个输入输出电 路，该方法包含；(a)自所述输入输出电路选择至少一未被使用的输入输 出电路；以及(b)打断该未被使用的输入输出电路的一部份的线路以形成 该集成电路的耦合电容。