[发明专利]可控制电源线与/或接地线的电位电平的半导体存储装置

说明书

本申请属分案申请，其母案的申请号为200410004801.1。该母案的申请日为2004年2月5日。

技术领域

本发明涉及半导体存储装置，具体涉及能够不执行刷新动作的保持存储数据的半导体存储装置。

背景技术

半导体存储装置，特别是SRAM(StaticRandomAccessMemory：静态随机存取存储器)，例如通过控制构成存储单元的晶体管的源极电位，抑制流过源漏间的漏电流，可以实现电力消耗的降低。

特开平9-73784号公报所记载的传统的半导体存储装置(半导体装置)，在工作时将源极电位设定得和衬底电位相等来维持读出速度，等待时将源极的绝对电位设定得高于衬底电位来减少漏电流。然而，特开平9-73784号公报所记载传统的半导体存储装置，具有降低等待时的漏电流的效果，但是为了减少工作时的漏电流，不能期待降低工作时的电力消耗。

半导体存储装置工作时的电力消耗，一般是位线等的充放电电流导致的电力消耗与漏电流导致的电力消耗之和。迄今为止，位线等的充放电电流导致的电力消耗占大半，不过随着半导体存储装置的高速化而阈值设定得很低时，工作时的漏电流导致的电力消耗也成了不可忽视的部分。

特开2002-288984号公报所记载的传统的半导体存储装置(半导体集成电路)，在读出动作中将选中的存储单元行的源极电位设定得等于衬底电位，而将非选中存储单元行的源极绝对电位设定得高于衬底电位，从而降低漏电流。特开2002-288984号公报所记载的传统的半导体存储装置，即使在工作时也能抑制选中的存储单元以外的存储单元的漏电流。例如，构成512行、512列的存储单元阵列的半导体存储装置中，一行中有512个选中的存储单元，因此总体的漏电流的增加部分的1/512被抑制。

在上述技术文献所记载的传统的半导体存储装置中，通过控制源极电位来抑制流过源漏间的漏电流，可以实现降低电力消耗的目的。但是，在这些半导体存储装置中，不能使作为工作时电力消耗的主要因素之一的位线等的充放电电流导致的电力消耗降低。

并且，上述技术文献所记载的传统的半导体存储装置中，只公开了由6个晶体管构成的单端口存储单元，没有涉及设有读出专用位线的多端口存储单元示例中的电力消耗降低的问题。

另外，上述技术文献所记载的传统的半导体存储装置中，只考虑的了截止的晶体管中的源漏间漏电流，没有对伴随栅绝缘膜的薄膜化而变得显著的栅漏电流的影响采取对策。

发明内容

本发明的目的在于提供这样的半导体存储装置，该装置能够使因位线等的充放电电流导致的电力消耗降低，并使非选中列上的存储单元的栅漏电流导致的电力消耗降低。

本发明一个方面的半导体存储装置中设有：行列状配置的多个存储单元，对应于多个存储单元中的各存储单元分别设置的多条写入字线。多个存储单元中的各存储单元包含：保持数据的数据存储部，向数据存储部写入数据的数据写入部，以及设有从数据存储部读出数据的读出位线的数据读出部。数据存储部中有：共同与对应于所述多个存储单元的各列配置的电源线连接的第一与第二倒相器电路。并且，还设有电源线电平控制电路，该电路按照每列设定的电平控制信号，将电源线的电位电平控制在电源电位或低于电源电位的预定的电位电平上。

本发明另一方面的半导体存储装置中设有：行列状配置的多个存储单元，对应于多个存储单元中的各存储单元分别设置的多条写入字线。多个存储单元中的各存储单元包含：保持数据的数据存储部，向数据存储部写入数据的数据写入部，以及设有从数据存储部读出数据的读出位线的数据读出部。数据存储部中有：连接于对应于多个存储单元各自的列配置的第一电源线的第一倒相器电路，以及连接于对应于多个存储单元各自的列配置的第二电源线的第二倒相器电路。并且，还设有电源线电平控制电路，该电路按照每列设定的电平控制信号，将第二电源线的电位电平每列控制在电源电位或低于电源电位的预定的电位电平上。

本发明又一方面的半导体存储装置中设有：行列状配置的多个存储单元，对应于多个存储单元中的各存储单元分别设置的多条写入字线。多个存储单元中的各存储单元包含：保持数据的数据存储部，向数据存储部写入数据的数据写入部，以及设有从数据存储部读出数据的读出位线的数据读出部。数据存储部中有：按照每列设定的电平控制信号，在电源电位或低于电源电位的预定的电位电平上工作的第一倒相器电路，以及在预定的电位电平上工作的第二倒相器电路。