[发明专利]存储器控制器

说明书

技术领域

本申请一般涉及一种存储器控制器，更具体地说，涉及一种检测输入时钟的相位的存储器控制器。

背景技术

存储器控制器一般包括相位检测器、延迟控制器、和延迟处理器，并且控制双倍数据速率(double data rate，DDR)。存储器控制器的一个例子公开在韩国专利公开文本No.2006-83011中。

相位检测器包括具有多个串联的延迟元件的延迟线，每个延迟元件是延迟最小单元，两个延迟元件和两个生成第一相位信号phase1和第二相位信号phase2的触发器，用于检测参考时钟的相位。相位检测器执行两个功能：接收参考时钟以用于检测参考时钟的相位，和检测通过延迟线的参考时钟的相位，以用于检测参考时钟需要多少延迟元件。

延迟控制器改变延迟线的延迟元件的数目，以确定是否第一相位信号phase1被第二相位信号phase2锁相。当锁相发生时延迟控制器确定延迟线的延迟元件的数目是参考时钟的相位值。这个参考时钟的相位值被送到延迟处理器，从而被用于控制DDR存储器的读操作和写操作的定时。

但是，由于相位检测器的延迟线，这种传统技术从系统初始启动到锁相需要很长时间。因为检测参考时钟的相位值需要很长时间，所以系统启动时间增加了。

发明内容

本发明提供能够在很短时间内检测参考时钟的相位值的存储器控制器。

根据本发明的一个方面，提供了一种存储器控制器。存储器控制器包括：环形振荡器，用于产生并输出至少一个振荡时钟的；振荡计数器，用于计数输出的振荡时钟；采样器，用于接收参考时钟以便在参考时钟的周期内采样计数的振荡时钟的数目；以及相位值输出单元，用于输出振荡时钟的采样数目作为参考时钟的相位值。

根据本发明的另一个方面，所述环形振荡器包括环形连接的奇数个反相器。

根据本发明的另一个方面，所述参考时钟的周期使用由所述振荡计数器计数的计数值来检测。

根据本发明的另一个方面，所述采样器可以在从参考时钟初始上升沿到下一个上升沿的时间内采样被计数的振荡时钟的数目。

根据本发明的另一个方面，提供一种存储器控制器，所述存储器控制器将参考时钟改变延迟值，从而输出改变的参考时钟。存储器控制器包括：相位检测器，使用环形振荡器来检测参考时钟的相位；延迟控制器，比较通过相位检测器检测的相位值和预设相位值，并根据检测的相位值和预设相位值是否匹配来调整相位值输出；以及延迟处理器，将参考时钟延迟由从延迟控制器输入的相位值确定的延迟值。

根据本发明的另一个方面，所述环形振荡器产生并输出至少一个振荡时钟，并且所述相位检测器包括：环形振荡器；振荡计数器，用于计数输出振荡时钟；采样器，用于接收参考时钟以便在参考时钟的周期内采样计数振荡时钟的数目；以及相位值输出单元，用于输出振荡时钟的采样数目作为参考时钟的相位值。

本发明的其他方面和/或优点将部分的在接下来的说明书中阐述，并且部分的，可以从说明书中看出，或者通过对本发明的实践而获得。

附图说明

从接下来的实施例说明以及下列相应的附图中，本发明的这些和/或其他方面和优点将变得明显和更容易理解：

图1是说明传统存储器控制器的示意性控制框图；

图2是图1中所示的相位检测器的示意性控制框图；

图3是说明根据本发明的实施例的存储器控制器的示意性控制框图；

图4是图3中所示的相位检测器的示意性控制框图；

图5是说明图4中所示的环形振荡器的内部配置的视图；以及

图6是图4中主要组件的时序图。

具体实施方式

现在将详细参考本发明的当前实施例，其例子将以相应的附图来说明，其中相似的附图标记始终指代的是相似的元件。以下对实施例进行描述，以便通过参照附图解释本发明。

一般来说，存储器是能够写和读数据的记录介质。例如，动态随机存取存储器(DRAM)根据从存储器控制器发送的控制信号执行数据的读或写操作，并且由于结构简单以及高度集成而被广泛的使用。典型的，根据基于时钟的数据传输量，存储器被划分为双倍数据速率(DDR)存储器和单倍数据速率(SDR)存储器。

SDR存储器在时钟的上升沿写或读数据，并以每个时钟周期能够读或写一次数据的速度来传输数据。相反，DDR存储器在时钟的上升沿以及时钟的下降沿写或读数据，并以每个时钟周期能够读写两次数据的速度来传输数据。在DDR存储器中，因为数据以双倍速度传输，所以每个时钟周期能够读或写两次，能够稳定的写或读数据的有效数据窗口将比SDR存储器的数据窗口更窄。