[发明专利]嵌入式动态随机存取存储器有效
| 申请号： | 200810091755.1 | 申请日： | 2008-04-14 |
| 公开（公告）号： | CN101286362A | 公开（公告）日： | 2008-10-15 |
| 发明（设计）人： | 许国源 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G11C11/4076 | 分类号： | G11C11/4076 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 陈晨;吴世华 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 嵌入式 动态 随机存取存储器 | ||
1.一种嵌入式动态随机存取存储器，包括：
一时钟信号；
耦接至该时钟信号的至少一延迟锁相环电路，并且在经过配置后产生多个控制信号，其中每一控制信号基于该时钟信号而具有一预设延迟；以及
耦接至所述控制信号的至少一嵌入式DRAM阵列；
其中，该嵌入式DRAM阵列产生多个操作步骤且由所述控制信号控制。
2.如权利要求1所述的嵌入式动态随机存取存储器，其中，该DLL电路包括一反馈回路。
3.如权利要求1所述的嵌入式动态随机存取存储器，其中，该DLL电路包括一多相时钟分割。
4.如权利要求1所述的嵌入式动态随机存取存储器，其中，该预设延迟与该时钟信号的一周期时间成常比。
5.如权利要求1所述的嵌入式动态随机存取存储器，其还包括耦接于该时钟信号与该DLL电路间的一接收启动电路，其用以在一系统需要时控制该DLL电路的启动。
6.一种嵌入式动态随机存取存储器，包括：
一时钟信号；
耦接至该时钟信号的至少一DLL电路，并且在经过该时钟信号的一多相分割配置后产生多个控制信号，其中每一控制信号基于该时钟信号而具有一预设延迟；以及
耦接至所述控制信号的至少一嵌入式DRAM阵列；
其中，该嵌入式DRAM阵列产生多个操作步骤且由所述控制信号控制。
7.如权利要求6所述的嵌入式动态随机存取存储器，其中，该DLL电路包括一反馈回路。
8.如权利要求6所述的嵌入式动态随机存取存储器，其中，该预设延迟与该时钟信号的一周期时间成常比。
9.如权利要求6所述的嵌入式动态随机存取存储器，其中，所述操作步骤包括开启一选择的字线，启动多个感应放大器，启动多个选择的列，以及关闭该选择的字线。
10.如权利要求6所述的嵌入式动态随机存取存储器，其还包括耦接于该时钟信号与该DLL电路间的一接收启动电路，其用以在一系统需要时控制该DLL电路的启动。
11.一种嵌入式动态随机存取存储器，包括：
一时钟信号；
耦接至该时钟信号的至少一DLL电路，并且在经过配置后产生多个控制信号，其中每一控制信号基于该时钟信号而具有一预设延迟，且该预设延迟与该时钟信号的一周期时间成常比；以及
耦接至所述控制信号的至少一嵌入式DRAM阵列；
其中，该嵌入式DRAM阵列产生多个操作步骤且由所述控制信号控制。
12.如权利要求11所述的嵌入式动态随机存取存储器，其中，该DLL电路包括一反馈回路。
13.如权利要求11所述的嵌入式动态随机存取存储器，其中，该DLL电路包括一多相时钟分割。
14.如权利要求11所述的嵌入式动态随机存取存储器，其还包括耦接于该时钟信号与该DLL电路间的一接收启动电路，其用以在一系统需要时控制该DLL电路的启动。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810091755.1/1.html，转载请声明来源钻瓜专利网。
