[发明专利]在多核处理器中动态共享高速缓存的方法、设备和系统

说明书

技术领域

本发明一般涉及数据处理领域，以及具体地，本发明涉及一种用于在多核处理器中动态共享高速缓存的方法、设备和多核处理器系统。

背景技术

近些年来，处理器的设计已经从传统的单核处理器逐渐进入了多核处理器的时代。目前，已经开发了包括双核、四核以及甚至更多核的处理器。多核可提高硬件的集成度以及运算效率，从而使处理器的性能倍增。然而，多核处理器也面临着多级高速缓存(cache)的一致性的挑战。随着处理器中核数的增加，越来越多的数据需要在多核之间进行共享。这样，如何实现多核之间的同步以及高速缓存的一致性已经成为当前研究的重点。

众所周知，在计算机中存在不同级别的存储器，诸如，高速缓存、内存、外部存储设备等等。处理器对以上存储器的访问速度依次降低。这样，为了提高计算速度，通常使用多级高速缓存，例如L1级高速缓存、L2级高速缓存、......Ln高速缓存。

典型地，L1级高速缓存集成在处理器核内，用于在处理器核处理数据过程中暂时存储数据。由于缓存指令和数据与处理器核在相同频率下工作，L1级高速缓存的存在可减少处理器与内存之间的数据交换次数，从而提高处理器的运算效率。然而，在有限的芯片面积上，不可能设置大容量的L1级高速缓存。这样，为了再次提高处理器的运算速度，还需要在处理器核外部设置L2级高速缓存。典型地，处理器核在读取数据时，依次在L1级高速缓存、L2级高速缓存、内存、外部存储设备中查找数据。

由于L1级高速缓存与处理器核在硬件上相关性较强，因而在多核处理器设计过程中，一般将L1级高速缓存设计为处理器核的私有部分，而主要针对L2级高速缓存进行核间共享。

在现有的多核处理器设计中，已经提出了一种方案，其中将L2级高速缓存设计为包括共享部分和针对每个核的私有部分。然而，在这种处理器中，只是静态地共享L2级高速缓存，而不能根据实际需要动态地调整L2级高速缓存的共享部分。

因而，本领域特别需要一种在多核处理器中动态共享L2级高速缓存的方法、设备以及处理器系统。

发明内容

本发明的目的在于提供一种在多核处理器中动态共享高速缓存的方法、设备和多核处理器系统，用于在处理器的多个核之间提供高速缓存的动态共享。

根据本发明的一方面，提供一种在多核处理器中动态共享高速缓存的方法。所述高速缓存可以包括分配给每个核的私有高速缓存部分和在多个核之间共享的共享高速缓存部分。该方法可以包括：计数步骤，利用针对高速缓存中的每条高速缓存线(cache line)设置的计数器，对多个核对所述高速缓存线的访问进行计数；以及调整步骤，根据所述计数的结果，在所述私有高速缓存部分和所述共享高速缓存部分之间动态调整所述高速缓存线。

根据本发明的另一方面，提供一种在多核处理器中动态共享高速缓存的设备。所述高速缓存可以包括分配给每个核的私有高速缓存部分和在多个核之间共享的共享高速缓存部分。该设备可以包括：针对高速缓存中的每条高速缓存线设置的计数器，用于对多个核对所述高速缓存线的访问进行计数；以及调整装置，用于根据所述计数的结果，在所述私有高速缓存部分和所述共享高速缓存部分之间动态调整所述高速缓存线。

根据本发明的另一方面，提供一种多核处理器系统，包括：多个核；高速缓存，包括分配给每个核的各个私有高速缓存部分和在多个核之间共享的共享高速缓存部分；针对高速缓存中的每条高速缓存线设置的计数器，被设置为对多个核对所述高速缓存线的访问进行计数；以及高速缓存控制器，被设置为根据所述计数的结果，在所述私有高速缓存部分和所述共享高速缓存部分之间动态调整所述高速缓存线。

附图说明

结合附图并参考以下的详细说明，本发明的特征、优点以及其他方面将变得更加明显，在附图中：

图1是示出了根据本发明一种实施方式的用于在多核间动态共享L2级高速缓存的多核处理器系统的示意图；

图2是示出了根据本发明的第一实施方式的为了在多核间动态共享L2级高速缓存而在每个高速缓存线上所定义数据结构的示意图；

图3是示出了根据本发明的第一实施方式的用于动态共享L2级高速缓存的算法的示意图；

图4是示出了根据本发明的第二实施方式的用于在多核间动态共享L2级高速缓存而在每个高速缓存线上所定义数据结构的示意图；

图5是示出了根据本发明的第二实施方式的用于动态共享L2级高速缓存的算法的示意图；

图6是根据本发明的一个实施方式的用于在多核处理器中动态共享高速缓存的方法的流程图；

图7是根据本发明的计数器的操作的示意流程图；