[发明专利]具有栅极场板的薄膜SOI厚栅氧功率器件

说明书

技术领域

本发明属于半导体功率器件技术领域。

背景技术

高压p型横向双扩散场效应晶体管p-LDMOSFET(p-Channel Lateral Double DiffusedMOSFET)常用于电平位移电路中，将低压逻辑信号转换成高压逻辑信号，以简化电路设计。通常p-LDMOSFET源极接最高电源电压，而漏极作为输出端，器件漂移区承受高压以满足高压工作要求。常规p-LDMOSFET器件栅氧化层很薄，而在电平位移电路中器件栅极与源极间通常需要承受高达高压电源电压的耐压，过薄的栅氧化层无法满足栅源电极之间的耐压要求。

为了改善器件的耐压特性，研究者们提出了各种措施。

文献(1)Tae Moon Roh，Dae Woo Lee，Sang-Gi Kim，Il-Yong Park，Sung Ku Kwon，Yil SukYang，Byoung Gon Yu，and Jongdae Kim，“Highly Reliable p-LDMOSFET with an UnevenRacetrack Source for PDP Driver IC Applications”，ISPSD 2003，April 14-17，Cambridge，UK，采用硅基厚栅氧p-LDMOSFET，如图1。其中，1是p衬底，16是深n阱，9是p⁺漏区，5是和漏区9掺杂杂质类型相同的p漂移区，3是高压n阱，7是p⁺源区，8是n⁺阱接触区，10是厚栅氧层，20是场氧层，11是栅极，13是源极，14是漏极。该结构栅氧化层10较厚、为200nm，可以承受高的栅源电压V_GS，满足电平位移电路对p-LDMOSFET栅源耐压的要求。然而其采用硅基自隔离技术，需要大的PN结隔离面积，漏电流大，寄生效应严重，并容易发生闩锁。

文献(2)Jongdae Kim，Tae Moon Roh，Sang-Gi Kim，Q.Sang Song，Dae Woo Lee，Jin-GunKoo，Kyoung-Ik Cho，and Dong Sung Ma，“High-Voltage Power Integrated Circuit TechnologyUsing SOI for Driving Plasma Display Panels”，IEEE TRANSACTIONS ON ELECTRONDEVICES，VOL.48，NO.6，JUNE 2001，如图2。其中，1是n⁺衬底，2是埋氧层，15是SOI层，21是p外延层，16是深n阱，9是p⁺漏区，5是和漏区9掺杂杂质类型相同的p漂移区，3是n阱，7是n⁺阱接触区，8是p⁺源区，10是厚栅氧层，11是栅极，13是源极，14是漏极。该器件为厚膜SOI(Silicon-On-Insulator)结构，在图1的基础上增加了埋氧层2，SOI层15较厚，为8μm。器件集成方式由PN结隔离变为深槽介质隔离，寄生效应减小，有助于避免闩锁效应。栅氧化层10较厚，可以承受高的栅源电压。由于较厚的SOI层，虽采用介质隔离的SOI技术，但p型漂移区5与深n阱16仍存在大面积的PN结，其并没有充分利用SOI技术的低漏电、低功耗优势；并且由于采用深槽介质隔离方式，需要进行深槽刻蚀、槽填充、平坦化等额外的工艺步骤，增加了工艺成本。传统厚膜SOI厚栅氧器件由于受到SOI背栅效应而导致的穿通击穿限制，通常采用大于5μm的顶层硅厚度，而不能做得更薄。

发明内容

本发明目的在于提供一种具有栅极场板的薄膜SOI新型厚栅氧功率器件，与传统结构相比，其基于薄膜SOI技术，进一步降低了传统厚膜SOI器件的寄生效应，从而具有更低的漏电流。由于SOI层较薄，其可采用常规的LOCOS(local oxidation of silicon)工艺实现器件的介质隔离，亦可采用浅槽隔离技术；与深槽介质隔离相比，改善了工艺的兼容性。器件具有延伸至漂移区的栅极场板，增强了薄膜SOI器件的漂移区耗尽，有助于提高漂移区浓度，降低器件的导通电阻，并在栅极场板末端引入新的电场峰值，降低器件承受高压时栅极末端的硅表面电场峰值，从而改善器件的击穿特性。