[发明专利]芯片测试器、用于提供定时信息的方法、测试夹具套装、用于对传输延迟信息进行后处理的装置、用于对延迟信息进行后处理的方法、用于测试待测试器件的芯片测试设施和方法

权利要求书

1.一种芯片测试器(100；300)，用于测试被连接到所述芯片测试器 的至少两个待测试器件(150，160)，其中至少第一待测试器件(150) 的第一端子(152)和第二待测试器件(160)的第一端子(162)经由共 享线路被连接到所述芯片测试器的第一通道(130)，其中所述第一待测 试器件(150)的第二端子(154)经由非共享线路被连接到所述芯片测试 器的第二通道(132)，并且其中所述第二待测试器件(160)的第二端子 (164)经由非共享线路被连接到所述芯片测试器的第三通道(138)，该 芯片测试器包括：

定时计算器(110)，用于生成用于所述芯片测试器的通道(130， 132)的定时信息，

其中所述定时计算器适用于获得传输延迟差信息(112)，该传输延 迟差信息描述一方面从所述芯片测试器的第一通道端口(134)到所述第 一待测试器件的第一端子(152)的传输延迟与另一方面从所述芯片测试 器的第一通道端口(134)到所述第二待测试器件的第一端子(162)的传 输延迟之间的差，并且

其中所述定时计算器适用于基于所述传输延迟差信息提供定时信息 (114)以调节所述第二通道(132)和所述第三通道(138)的定时之间 的定时偏移；以及

通道模块配置器(120)，适用于基于所述定时信息配置所述芯片测 试器的第二通道或配置第二通道和第三通道两者，

其中，所述芯片测试器的第二通道(132)被配置为输入通道，

所述芯片测试器的第三通道(138)被配置为输入通道，并且

所述定时计算器(110)和所述通道模块配置器(120)适用于调节所 述第二通道和所述第三通道的输入定时以使得到达所述第一待测试器件 (150)的第一端子(152)的信号与所述第二通道(132)的有效待测试 器件信号值采样时间之间的相对定时至少近似等于到达所述第二待测试器 件(160)的第一端子(162)的信号与所述第三通道(138)的有效待测 试器件信号值采样时间之间的相对定时，

其中，所述有效待测试器件信号值采样时间定义了在通道中被采样的 信号被呈现在待测试器件端子处的时间。

2.如权利要求1所述的芯片测试器(100；300)，其中所述定时计算 器(110)适用于提供用于所述第二通道(132)以及所述第三通道 (138)两者的定时信息。

3.如权利要求1所述的芯片测试器(100；300)，其中所述第二通道 (132)和所述第三通道(138)适用于向所述第一待测试器件(150)的 第二端子(154)和所述第二待测试器件(160)的第二端子(164)提供 相对于彼此有时移的同样的数据模式。

4.如权利要求1所述的芯片测试器(100；300)，其中所述定时计算 器和所述通道模块配置器适用于调节所述第二通道和所述第三通道的输入 时钟，以设置所述有效待测试器件信号值采样时间，其中所述第二通道 (132)的输入时钟定义所述第一待测试器件(150)的第二端子(154) 所提供的信号被采样或与参考值相比较的时刻，并且其中所述第三通道 (138)的输入时钟定义所述第二待测试器件(160)的第二端子(164) 所提供的信号被采样或与参考值相比较的时刻。

5.如权利要求1所述的芯片测试器(100；300)，其中所述芯片测试 器的第二通道(132)和所述芯片测试器的第三通道(138)被配置为将相 对于彼此有时移的所述第一待测试器件的第二端子(154)所提供的数据 模式和所述第二待测试器件(160)的第二端子(164)所提供的数据模式 与同样的参考数据模式进行比较。

6.如权利要求1所述的芯片测试器(100；300)，其中所述定时计算 器(110)和所述通道模块配置器(120)适用于如果从所述芯片测试器的 第一通道端口(134)到所述第一待测试器件(150)的第一端子(152) 的传输延迟大于从所述芯片测试器的第一通道端口(134)到所述第二待 测试器件(160)的第一端子(162)的传输延迟，则相对于所述第二通道 (132)的定时延迟所述第三通道(138)的定时。